第二章 80X86微处理器PPT课件
合集下载
第二章 80x86微处理器的结构PPT课件
• MN/MX#：接Vcc，最小模式；接GND，最大模式
最小模式引脚信号
• INTA#(24)：Interrupt Acknowledge，输出 – 中断响应信号。向外部输出，低电平有效，表示CPU响应 了外部发来的INTR信号。
• ALE(25)：Address Latch Enable，输出 – 地址锁存使能信号，输出，高电平有效。用来作为地址锁 存器（如74LS373、8282 ）的锁存控制信号。
• A19/S6～A16/S3：地址/状态复用总线 – T1，输出地址高4位； – T2～T4，输出状态 • S6：恒为低电平，指示8086当前使用总线 • S5：与中断允许标志IF相同 • S4,S3：指示当前使用的段寄存器（ES,SS,CS,DS）
公共引脚（con’t）
S4
S3
当前正在使用的段寄存器
最小模式引脚信号（con’t）
• M/IO#(28)：Memory/Input & Output，三态输出 – 存储器或I／O端口访问信号。指示8086的访问对 象，发给MEM或I/O接口。 – M／IO#为高电平时，表示当前CPU正在访问存储 器；M／IO# 为低电平时，表示当前CPU正在访 问I／O端口。
• DEN#(26)：Data Enable，输出 – 表示8086准备发送或接收一个数据 – 数据使能信号，输出，三态，低电平有效。用于数据总线 驱动器（如74LS245、8286 ）的控制信号。
最小模式引脚信号（con’t）
• DT/R#(27)：Data Transmit/Receive，输出 – 数据驱动器数据流向控制信号，输出，三态。 – 在8086系统中，通常采用74LS245、8286或8287 作为数据总线的驱动器，用DT/R#信号来控制数 据驱动器的数据传送方向。 – 当DT/R#＝1时，进行数据发送； – 当DT/R#＝0时，进行数据接收。
最小模式引脚信号
• INTA#(24)：Interrupt Acknowledge，输出 – 中断响应信号。向外部输出，低电平有效，表示CPU响应 了外部发来的INTR信号。
• ALE(25)：Address Latch Enable，输出 – 地址锁存使能信号，输出，高电平有效。用来作为地址锁 存器（如74LS373、8282 ）的锁存控制信号。
• A19/S6～A16/S3：地址/状态复用总线 – T1，输出地址高4位； – T2～T4，输出状态 • S6：恒为低电平，指示8086当前使用总线 • S5：与中断允许标志IF相同 • S4,S3：指示当前使用的段寄存器（ES,SS,CS,DS）
公共引脚（con’t）
S4
S3
当前正在使用的段寄存器
最小模式引脚信号（con’t）
• M/IO#(28)：Memory/Input & Output，三态输出 – 存储器或I／O端口访问信号。指示8086的访问对 象，发给MEM或I/O接口。 – M／IO#为高电平时，表示当前CPU正在访问存储 器；M／IO# 为低电平时，表示当前CPU正在访 问I／O端口。
• DEN#(26)：Data Enable，输出 – 表示8086准备发送或接收一个数据 – 数据使能信号，输出，三态，低电平有效。用于数据总线 驱动器（如74LS245、8286 ）的控制信号。
最小模式引脚信号（con’t）
• DT/R#(27)：Data Transmit/Receive，输出 – 数据驱动器数据流向控制信号，输出，三态。 – 在8086系统中，通常采用74LS245、8286或8287 作为数据总线的驱动器，用DT/R#信号来控制数 据驱动器的数据传送方向。 – 当DT/R#＝1时，进行数据发送； – 当DT/R#＝0时，进行数据接收。
微机原理课件第二章 80X86微处理器
SF=1：记录运算结果的符号为负。 SF=0：记录运算结果的符号为正。
③
ZF（Zero Flag）零标志
ZF=1：运算结果为0。 ZF=0：运算结果不为0。
④
CF（Carry Flag）进位标志 CF=1：记录运算时从最高有效位产生进位值。
CF=0：记录运算时从最高有效位不产生进位值。
8086/8088微处理器的基本结构
返回
8086/8088微处理器的基本结构
3、寄存器结构
(1) 通用寄存器组
AX、BX、CX、DX 作为通用寄存器。
用来暂存计算过程中所用到的操作数，结果或其它信息。 访问形式: 可以用16位的访问; 或者可以用字节（8位）形式访问, 它们的高8位记作 : AH 、 BH 、 CH 、 DH 。 它们的低8位记作 : AL 、 BL 、 CL 、 DL 。
8086/8088微处理器的基本结构 CX——Count可以作计数寄存器使用。 在循环LOOP指令和串处理指令中用作隐含计数器。 例： MOV CX , 200H AGAIN: …… …… LOOP AGAIN ；（CX)-1(CX),结果0转 AGAIN DX——Data可以作为数据寄存器使用。 一般在双字长乘除法运算时， 把DX和AX组合在一起存放一个双字长(32位)数，DX用来存 放高16位; 对某些I/O操作DX可用来存放I/O的端口地址（口地址 256）。 例： MUL BX ; (AX)(BX)(DX)(AX) 例: IN AL , DX
执行部件EU从指令队列取指 令，并执行。
8086/8088微处理器的基本结构
1、总线接口单元
BIU（Bus Interface Unit）
（1）．功能：负责与 M、I/O 端口传送数据。
③
ZF（Zero Flag）零标志
ZF=1：运算结果为0。 ZF=0：运算结果不为0。
④
CF（Carry Flag）进位标志 CF=1：记录运算时从最高有效位产生进位值。
CF=0：记录运算时从最高有效位不产生进位值。
8086/8088微处理器的基本结构
返回
8086/8088微处理器的基本结构
3、寄存器结构
(1) 通用寄存器组
AX、BX、CX、DX 作为通用寄存器。
用来暂存计算过程中所用到的操作数，结果或其它信息。 访问形式: 可以用16位的访问; 或者可以用字节（8位）形式访问, 它们的高8位记作 : AH 、 BH 、 CH 、 DH 。 它们的低8位记作 : AL 、 BL 、 CL 、 DL 。
8086/8088微处理器的基本结构 CX——Count可以作计数寄存器使用。 在循环LOOP指令和串处理指令中用作隐含计数器。 例： MOV CX , 200H AGAIN: …… …… LOOP AGAIN ；（CX)-1(CX),结果0转 AGAIN DX——Data可以作为数据寄存器使用。 一般在双字长乘除法运算时， 把DX和AX组合在一起存放一个双字长(32位)数，DX用来存 放高16位; 对某些I/O操作DX可用来存放I/O的端口地址（口地址 256）。 例： MUL BX ; (AX)(BX)(DX)(AX) 例: IN AL , DX
执行部件EU从指令队列取指 令，并执行。
8086/8088微处理器的基本结构
1、总线接口单元
BIU（Bus Interface Unit）
（1）．功能：负责与 M、I/O 端口传送数据。
第2讲 80x86微处理器
E4 19
512K × 8 D7~D0
512K × 8 D7~D0
D15~D8 D7~D0
F8 27
物理地址的形成
存储器的段结构 物理地址的形成
存储器的段结构
物理地址 逻辑地址
段基址 存放在段寄存器 DS 或 CS 或 SS 或 ES 中 偏移地址 存放在 IP 或 SP 中
存储器的段结构
专用寄存器
堆栈指针寄存器 SP (stack pointer)
基址指针寄存器 BP（base pointer）
源变址寄存器 SI (source index)
目的变址寄存器 DI (destination ind
ex)
段寄存器
代码段寄存器 CS 数据段寄存器 DS 堆栈段寄存器 SS 附加段寄存器 ES
指令指针寄存器
16位的指令指针寄存器 IP 用于存放下一 条执行指令的偏移地址。 CS为段基址，IP为段内偏移地址。 用户不能直接访问 IP 寄存器。
标志寄存器FLAGS
标志寄存器共有16位，其中7位未用，所用的 各位含义如下：
11 10
OF DF
15 14 13 12
9
IF
8
TF
7
SF
内存存放规则
字数据： 19E4H 27F8H 分别存放在： 20020H 20023H
20019H 20020H 20021H 20022H
E4 19
20023H
20024H
F8 27
20019H
A19~A1 A0
20020H
第2章 80x86微处理器1PPT课件
外
内部暂存器
部
总
线
ALU
执行部分 控制电路
123456
8位
QB 指令队列
标志寄存器
2020/8/18
执行部件 （EU)
总线接口部件 （BIU)
5
1. 执行部件EU（Execution Unit）
➢ 功能
✓ 负责所有指令的译码和执行；
✓ (1) 获取指令代码，译码后产生控制信号；
✓ (2) 进行算术和逻辑运算，并根据运算结果修改标志寄存 器状态位状态；
3
2.1.1 Intel 8086 CPU内部结构
➢功能上，包括运算器和控制器两大部件； ✓ 运算器：负责所有的算术逻辑运算； ✓ 控制器：负责微机系统的所有控制功能；
➢结构上，包括执行单元EU和总线接口单元BIU两个模块； ✓ 执行单元EU
包括指令译码部件、ALU和通用寄存器组，负责指令译码和执行；
➢ 组成
✓ 段寄存器和指令指针寄存器等
√ 地址加法器
✓ 指令队列缓冲器
√ 总线控制逻辑
2020/8/18
9
指令队列缓冲器
➢ 功能
✓ 存放预取的指令，共6字节容量；
✓ 8088 CPU的指令队列缓冲器为4字节容量；
➢ 使用规则
✓ 先进先出，按顺序送入EU执行；
✓ 提供EU执行的所有指令。
➢ 工作过程
✓ (3) 为BIU提供需要传送的数据和16位有效地址。
➢ 组成
✓ 寄存器组
✓ 算术逻辑单元ALU
✓ EU控制部件
2020/8/18
6
算术逻辑单元ALU
➢ 16位的运算器，负责所有的指令执行期间的运算； ✓ 算术运算：加、减、乘、除 ✓ 逻辑运算：与、或、非、异或
80X86CPU02
取指令：总线接口部件从内存中取出指令后送到 指令队列。 预取指令。 配合EU执行指令，存取操作数和运算结果。
总线接口单元 BIU（Bus Interface Unit） 2、组成
• 段地址寄存器（CS、DS、ES、SS）。 • 16位指令指针寄存器IP。 • 地址加法器(形成20位物理地址), • 6字节（8086）或4字节（8088）的指 令队列,
• 状态标志位:
用来记录程序中运行结果的状态信息。
包括6位：CF 、 PF 、 AF 、 ZF 、 SF 、 OF 。 CF 进位标志 CF=1：从最高有效位产生进位值。 CF=0：从最高有效位不产生进值。 PF 奇偶标志 PF=1: 结果操作数低8位中有偶数个1。 PF=0: 结果操作数低8位中有奇数个1。
8086/8088的编程结构分两部分： 1、总线接口单元 BIU（Bus Interface Unit）
2、执行部件
EU （Execution Unit）
8086 CPU的功能结构
总线接口单元 BIU（Bus Interface Unit）
1、功能：负责与 存储器、I/O 端口进行数据传送。 具体讲：
插组件（DIP）中。
结构特点：
(1) 内部结构 是16位的
（内部寄存器，内部运算部件，内部操作按 16位设计）； (2) 外部数据总线16（8086）/8 (8088)位，能处理16位数据,也 能处理8位数据； (3) 汇编语言与8080/8085兼容，即能执行整套8080/8085的指令. 增加了许多16位操作指令； (4) 20条地址总线，直接寻址能力为220=1M字节； (5) 40条引线、双列直插式； (6) 单相时钟； (7) 电源为5V。 8088微处理器与8086微处理器的主要区别：对外的数据线只有8位，目的 是为了方便地与8位I/O接口芯片相兼容。
总线接口单元 BIU（Bus Interface Unit） 2、组成
• 段地址寄存器（CS、DS、ES、SS）。 • 16位指令指针寄存器IP。 • 地址加法器(形成20位物理地址), • 6字节（8086）或4字节（8088）的指 令队列,
• 状态标志位:
用来记录程序中运行结果的状态信息。
包括6位：CF 、 PF 、 AF 、 ZF 、 SF 、 OF 。 CF 进位标志 CF=1：从最高有效位产生进位值。 CF=0：从最高有效位不产生进值。 PF 奇偶标志 PF=1: 结果操作数低8位中有偶数个1。 PF=0: 结果操作数低8位中有奇数个1。
8086/8088的编程结构分两部分： 1、总线接口单元 BIU（Bus Interface Unit）
2、执行部件
EU （Execution Unit）
8086 CPU的功能结构
总线接口单元 BIU（Bus Interface Unit）
1、功能：负责与 存储器、I/O 端口进行数据传送。 具体讲：
插组件（DIP）中。
结构特点：
(1) 内部结构 是16位的
（内部寄存器，内部运算部件，内部操作按 16位设计）； (2) 外部数据总线16（8086）/8 (8088)位，能处理16位数据,也 能处理8位数据； (3) 汇编语言与8080/8085兼容，即能执行整套8080/8085的指令. 增加了许多16位操作指令； (4) 20条地址总线，直接寻址能力为220=1M字节； (5) 40条引线、双列直插式； (6) 单相时钟； (7) 电源为5V。 8088微处理器与8086微处理器的主要区别：对外的数据线只有8位，目的 是为了方便地与8位I/O接口芯片相兼容。
第 2 章 80X86系列结构微处理器与8086——微机原理课件PPT
址1MB（220）字节的线性地址空间。
• 基本程序执行寄存器 8个通用寄存器、4个段寄存
器、标志寄存器FLAGS和IP（指令指针）寄存器组成了执行 通用指令的基本执行环境。这些指令执行字节、字整型数的 基本整数算术运算，处理程序流程控制，在字节串上操作并 寻址存储器。
• 堆栈（stack） 为支持过程或子程序调用并在过程
或子程序之间传递参数，堆栈和堆栈管理资源包含在基本执 行环境中。堆栈定位在内存中。
• I/O端口 8086结构支持数据在处理器和输入输出（I/O）
端口之间的传送。
8086处理器的基本执行环境
2.3.2 基本的程序执行寄存器
处理器为了应用程序编程提供了14个基本程序执行寄 存器。
这些寄存器能分组如下： • 通用寄存器：8个，用于存放操作数和指针。 • 段寄存器：4个，保存段地址。 • FLAGS寄存器：报告正在执行的程序的状态，并 允许有限地（应用程序级）控制处理器。 • IP寄存器：表示下一条要执行的指令的16位指针。
第 2 章 80x86系列结构微处理器 与8086
2.1 80x86系列微处理器是8086的延伸 2.2 8086的功能结构 2.3 8086微处理器的执行环境
2.2 8086的功能结构
两大功能模块：BIU和EU 并行工作
8086的内部结构 地址加法器 ∑
20位
AH AL
BH BL CH CL DH DL
8位微处理器的执行顺序
BIU 取指令 取指令 取指令 取指令 取指令 得到数据
EU
等待
执行
执行
8086的执行顺序
执行
分两个功能模块的作用：
大大减少了等待对取指所需的时间，提高 了CPU的利用率。
• 基本程序执行寄存器 8个通用寄存器、4个段寄存
器、标志寄存器FLAGS和IP（指令指针）寄存器组成了执行 通用指令的基本执行环境。这些指令执行字节、字整型数的 基本整数算术运算，处理程序流程控制，在字节串上操作并 寻址存储器。
• 堆栈（stack） 为支持过程或子程序调用并在过程
或子程序之间传递参数，堆栈和堆栈管理资源包含在基本执 行环境中。堆栈定位在内存中。
• I/O端口 8086结构支持数据在处理器和输入输出（I/O）
端口之间的传送。
8086处理器的基本执行环境
2.3.2 基本的程序执行寄存器
处理器为了应用程序编程提供了14个基本程序执行寄 存器。
这些寄存器能分组如下： • 通用寄存器：8个，用于存放操作数和指针。 • 段寄存器：4个，保存段地址。 • FLAGS寄存器：报告正在执行的程序的状态，并 允许有限地（应用程序级）控制处理器。 • IP寄存器：表示下一条要执行的指令的16位指针。
第 2 章 80x86系列结构微处理器 与8086
2.1 80x86系列微处理器是8086的延伸 2.2 8086的功能结构 2.3 8086微处理器的执行环境
2.2 8086的功能结构
两大功能模块：BIU和EU 并行工作
8086的内部结构 地址加法器 ∑
20位
AH AL
BH BL CH CL DH DL
8位微处理器的执行顺序
BIU 取指令 取指令 取指令 取指令 取指令 得到数据
EU
等待
执行
执行
8086的执行顺序
执行
分两个功能模块的作用：
大大减少了等待对取指所需的时间，提高 了CPU的利用率。
chapter2 Intel 80x86 系列微处理器简介
Intel Pentium Pro处理器是基于P6微结构的第一个处理器。P6处理器 系统随后 的成员是Intel Pentium II、Intel Pentium II Xeon（至强）、 Intel Celeron（赛扬）、Intel Pentium III 和Intel Pentium III Xeon（ 至强）处理器。
18 18
第2章 IA-32结构微处理器
奔腾 II和奔腾 III
Intel Pentium II 处理器把 MMX 技术加至 P6 系列处理器，并具 有新的包装和若干硬件增强。第一级数据和指令 caches 每个扩展至 16 K 字节，支持二级 cache 的尺寸为 256 K 字节、512 K 字节和1 M 字节。
第2章 IA-32结构微处理器
Intel 80x86 系列微处理器简介 认识典型的CPU微处理器 ●了解80x86 系列微处理器。 ●了解典型的CPU芯片。 ●熟悉Intel系列微处理器。
1 1
第2章 IA-32结构微处理器
典型的CPU微处理器外观图 从1971年Intel公司推出的4位微处理器Intel4004以来，经 过30多年的发展，CPU已经从4位发展到目前正在使用的 64位。发展过程中一些典型的CPU芯片如图所示。
1985年10月Intel公司推出了32位微处理器Intel 80386。 1989年4月Intel公司推出了32位微处理器Intel 80486。 1993年3月Intel公司推出了32位微处理器Intel Pentium（也称 80586 ）。 1995年11月推出32位微处理器Intel Pentium Pro（也称为80686）。 1997年1月Intel公司推出了32位微处理器Intel Pentium with MMX。 1997年5月Intel公司推出了32位微处理器Intel Pentium Ⅱ。
18 18
第2章 IA-32结构微处理器
奔腾 II和奔腾 III
Intel Pentium II 处理器把 MMX 技术加至 P6 系列处理器，并具 有新的包装和若干硬件增强。第一级数据和指令 caches 每个扩展至 16 K 字节，支持二级 cache 的尺寸为 256 K 字节、512 K 字节和1 M 字节。
第2章 IA-32结构微处理器
Intel 80x86 系列微处理器简介 认识典型的CPU微处理器 ●了解80x86 系列微处理器。 ●了解典型的CPU芯片。 ●熟悉Intel系列微处理器。
1 1
第2章 IA-32结构微处理器
典型的CPU微处理器外观图 从1971年Intel公司推出的4位微处理器Intel4004以来，经 过30多年的发展，CPU已经从4位发展到目前正在使用的 64位。发展过程中一些典型的CPU芯片如图所示。
1985年10月Intel公司推出了32位微处理器Intel 80386。 1989年4月Intel公司推出了32位微处理器Intel 80486。 1993年3月Intel公司推出了32位微处理器Intel Pentium（也称 80586 ）。 1995年11月推出32位微处理器Intel Pentium Pro（也称为80686）。 1997年1月Intel公司推出了32位微处理器Intel Pentium with MMX。 1997年5月Intel公司推出了32位微处理器Intel Pentium Ⅱ。
2第2章 Intel 80X86微处理器PPT课件
➢20位物理地址送往地址总线，总线控制逻辑发出存储 器读信号，按指定的地址从指令存储器中取出指令， 送到指令队列中等待执行。
13
2.1 8086/8088微处理器 2.1.1内部特性
2. 总线接口单元 BIU(Bus Interface Unit)
BIU的工作过程 –读/写操作数 ➢收到EU送来的偏移地址后，将数据段段地址和偏移 地址送往地址加法器，组成20位物理地址； ➢20位物理地址送往地址总线，BIU访问数据存储器或 I/O端口完成读/写操作。
21
2.1 8086/8088微处理器 2.1.1内部特性
3.寄存器结构
通用寄存器组：包括AX、BX、CX、DX ➢ 主要用来保存算术或逻辑运算的操作数及中间运算 结果。 ➢它们既可以作为一个16位的寄存器使用，也可以分别 作为两个8位的寄存器使用，分别是：AH、AL、BH、 BL、CH、CL、DH、DL。 ➢作为8位寄存器使用时只能用来存放数据，不能用来 存放地址。
BX
在间接寻址中作基址寄存器用 在XLAT指令中作基址寄存器用
CX 在串操作指令和LOOP指令中作计数器用
CL 用在移位/循环移位指令中作移位次数计数器
隐含性 不能隐含 隐含 隐含 隐含 隐含 隐含 不能隐含 隐含 隐含 不能隐含
23
2.1 8086/8088微处理器 2.1.1内部特性
3.寄存器结构
3
2.1 8086/8088微处理器
章节导航
2.1.1 8086/8088的内部特性 2.1.2 8086/8088的外部特性 2.1.3 8086/8088的系统配置 2.1.4 8086/8088的总线周期时序
4
2.1 8086/8088微处理器
概述
13
2.1 8086/8088微处理器 2.1.1内部特性
2. 总线接口单元 BIU(Bus Interface Unit)
BIU的工作过程 –读/写操作数 ➢收到EU送来的偏移地址后，将数据段段地址和偏移 地址送往地址加法器，组成20位物理地址； ➢20位物理地址送往地址总线，BIU访问数据存储器或 I/O端口完成读/写操作。
21
2.1 8086/8088微处理器 2.1.1内部特性
3.寄存器结构
通用寄存器组：包括AX、BX、CX、DX ➢ 主要用来保存算术或逻辑运算的操作数及中间运算 结果。 ➢它们既可以作为一个16位的寄存器使用，也可以分别 作为两个8位的寄存器使用，分别是：AH、AL、BH、 BL、CH、CL、DH、DL。 ➢作为8位寄存器使用时只能用来存放数据，不能用来 存放地址。
BX
在间接寻址中作基址寄存器用 在XLAT指令中作基址寄存器用
CX 在串操作指令和LOOP指令中作计数器用
CL 用在移位/循环移位指令中作移位次数计数器
隐含性 不能隐含 隐含 隐含 隐含 隐含 隐含 不能隐含 隐含 隐含 不能隐含
23
2.1 8086/8088微处理器 2.1.1内部特性
3.寄存器结构
3
2.1 8086/8088微处理器
章节导航
2.1.1 8086/8088的内部特性 2.1.2 8086/8088的外部特性 2.1.3 8086/8088的系统配置 2.1.4 8086/8088的总线周期时序
4
2.1 8086/8088微处理器
概述
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
80x86/Pentium处理器的寄存器模型
2
❖ EIP是一个专用寄存器，用于寻址当前需要 取出的指令字节。当CPU从内存中取出一个指 令字节后，EIP就自动加1，指向下一指令字节。 当微处理器工作在实模式下时，这个寄存器为 IP(16位)；当80386及更高型号的微处理器工作 于保护模式下时，则是EIP(32位)。
❖ 逻辑地址是编程时所使用的地址。或者说程序设计时 所涉及的地址是逻辑地址而不是物理地址。编程时不 需要知道产生的代码或数据在存储器中的具体物理位 置。这样可以简化存储资源的动态管理。在实模式下 的软件结构中，逻辑地址由“段基值”和“偏移量” 两部分构成。
11
逻辑地址
.
15 段寄存器 0
. 段基值(16位)
从地址FFFF0H～FFFFFH这16个字节单元保留给系 统的初始化代码。当处理器加电或复位(Reset)时， CPU执行的第一条指令就是起始于地址FFFF0H的。通 常是在FFFF0H处存放一条无条件转移指令，以转移到 系统程序的入口处。
通用区域用来存储一般的程序指令和数据。由图可
见，它的地址范围为00400H～FFFEFH。
在实模式下存储器的地址空间为1M字节单元， 其地址范围为00000H～FFFFFH。
实模式下的存储器地址空间被分为通用和专用两 种存储区。
从地址00000H～003FFH这第一个1024个字节单 元是专用的。这个存储区为中断向量表区，专门用 来存放256个中断服务程序的入口地址(也称中断向 量)，每个入口地址占4个字节单元。
标 跟踪标志 志
Trace Flag
进位标志
奇偶标志
状
半进位标志 态
零标志
标 志
符号标志
溢出标志
4
❖ 六个状态标志的功能简述如下：
❖ (1) 进位标志CF(Carry Flag)： 当执行算术运算指令时， 其结果的最高位有进位或借位时将CF置1；否则将CF 置0。
❖ (2) 奇偶标志PF(Parity Flag)： 该标志位反映操作结果 低8位中“1”的个数情况，若为偶数个“1”，则将PF置 “1”；若为奇数个“1”，则将PF置“0”。
❖ (3) 辅助进位标志AF(Auxiliary carry Flag)：辅助进位标 志也称“半进位”标志。AF＝1，表示本次运算的低4 位中的最高位有进位(加法运算时)或有借位(减法运算 时)。AF一般用于BCD运算中是否进行十进制调整的依 据。十进制调整指令DA(Zero Flag)：反映运算结果是否为零。若 结果为零，则ZF＝1；若结果不为零，则ZF＝0。
“溢出”与“进位”是两种不同的概念。某次运算结果有 “溢出”，不一定有“进位”；反之，有“进位”，也 不一定发生“溢出”。另外，“溢出”标志实际上是针 对有符号数运算而言，对于无符号数运算，不考虑溢出 6 标志。
例:指出80x86CPU执行如下指令后，标志寄存器中各状态 标志位的值：
(1) MOV AX,32C5H
❖ 程序员不能对EIP/IP进行存取操作。程序中 的转移指令、返回指令以及中断处理能对 EIP/IP进行操作。
3
8086/8088标志寄存器的格式及各位的功能
.
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
OF DF IF TF SF ZF
AF
PF
CF
方向标志
控 制
中断标志
以部分重叠，甚至完全重叠。 ❖ 段的起始地址的计算和分配通常是由操作系统完成的，
并不需要普通用户参与。
10
物理地址与逻辑地址
❖ 物理地址是信息在存储器中实际存放的地址，它是 CPU访问存储器时实际输出的地址。例如，实模式下 的80x86/Pentium系统的物理地址是20位，存储空间为 220＝1M字节单元，地址范围从00000H到FFFFFH。 CPU和存储器交换数据时所使用的就是这样的物理地 址。
15
0
段基值(16位) 0000
5
❖ (5) 符号标志SF(Sign Flag)：反映带符号数(以二进制补 码表示)运算结果符号位的情况。若结果为负数，则SF ＝1；若结果为正数，则SF＝0。SF的取值总是与运算 结果的最高位(字节操作为D7，字操作为D15，双字操 作为D31)取值一致。
❖ (6) 溢出标志OF(Overflow Flag)：反映有符号数运算结 果是否发生溢出。若发生溢出，则OF＝1；否则，OF ＝0。所谓溢出，是指运算结果超出了计算装置所能表 示的数值范围。例如，对于字节运算，数值表示范围 为-128～+127；对于字运算，数值表示范围为-32768～ +32767。若超过上述范围，则发生了溢出。溢出是一 种差错，系统应做相应的处理。
8
FFFFFH
FFFF0H FFFEFH
专用区
通用区
00400H 003FFH
00000H
专用区
实模式下存储器地址空间
9
❖ 为什麽要采用存储器“分段”技术？
实模式下CPU可直接寻址的地址空间为220＝1M字节 单元。CPU需输出20位地址信息才能实现对1M字节单 元存储空间的寻址。但实模式下CPU中所使用的寄存 器均是16位的，内部ALU也只能进行16位运算，其寻 址范围局限在216＝65536(64K)字节单元。为了实现对 1M字节单元的寻址，80x86系统采用了存储器分段技 术。 ❖ 各个逻辑段在实际的存储空间中可以完全分开，也可
(2) MOV AX,0E453H
ADD AX,546AH
ADD AX,0C572H
解 （1）00101 （2）11111
+ 01010
+ 11010
11111
10101
所以， OF=1 SF=1 ZF=0
AF=0 PF=0 CF=0
OF=0 SF=1 ZF=0 AF=0 PF=1 CF=1
7
实模式下的存储器地址空间
❖ 寄存器 ❖ 存储器分段及地址 ❖ 堆栈 ❖ 微处理器的工作模式 ❖ 发展新技术
1
31
EAX EBX ECX EDX ESP EBP ESI EDI
EIP EFLAGS
15
0
AH AL AX BH BL BX CH CL CX DH DL DX
SP BP SI DI
IP FLAGS
CS DS ES SS FS GS