差分对与PCB过孔的关系
ADS PCB 板图仿真学习笔记(过孔设定,差分仿真,差分眼图仿真等)
ADS PCB 板图仿真学习笔记方法一：1.打开Cadence：Allegro PCB Designer 16.5，载入需要的PCB文件。
1.1File----->Change Editor，在弹出窗口选择Allegro PCB DesignXL(Legacy),选中Analog/RF,点击确定。
1.2Setup----->Cross-section 设置叠层厚度，介电常数等信息。
1.31.3.1RF-PCB----->IFF Interface----->Export，在弹出窗口选择Export Selection，然后点击PCB上需要导出仿真的线段等，点击OK.(也可以选择Export All等其它选项，根据需要选择)。
1.3.2在弹出窗口：RF IFF Export，选择文件存放的路径，然后点击layer map。
1.3.3在出现的窗口选择转换到ADS对应的层（我习惯4层板依次放在PC1~PC4），点击OK。
1.3.4回到RF IFF Export窗口，点击OK，生成文件。
在产生的报告中，Types of viasexported 后给出了过孔输出对应的层。
2打开ADS 20092.1新建一个PCB(可在Option----->Preferences 弹出窗口中选择layout units 设定layout 单位，也可以在layout 界面单机右键，选择Preferences。
另单击右键选择Grid Spaction 可设置栅格大小；选择Measure可用来测量长度)2.2File----->Export 在弹出的Export窗口中，File Type选择IFF;Destination file选择刚才生成的layout.IFF文件（备注：文件夹命名不能有空格等非法字符）。
2.3Momentum----->Substrate----->open 选择刚才生成的xxxx.slm文件，载入叠层设置。
差分过孔阻抗计算
差分过孔阻抗计算
差分过孔阻抗计算是一个比较复杂的过程，需要一定的电路和信
号处理知识。
差分过孔阻抗计算可以通过几个步骤来完成，首先需要
了解差分过孔阻抗的定义。
差分过孔阻抗指的是信号在差分对之间穿
过过孔时所遇到的阻抗。
这种阻抗是由过孔的几何特征以及板层的材
料和厚度所决定的。
计算过程中需要注意几点：
1. 过孔的几何特征包括直径、空心间距、Pad间距等，需要精确测量
这些参数；
2. 板层的材料和厚度需要考虑，这决定了信号在穿过板层时所遇到的
信号速度和应变率；
3. 如果看作传输线，过孔的长度和板层的介电常数也需要考虑。
通过上述的参数和几何特征，可以采用一些计算公式和计算工具
来计算差分过孔阻抗。
其中比较常用的是仿真软件和计算工具，如Ansoft的HFSS、Mentor的HyperLynx等。
在使用这些工具进行计算时，需要设置正确的参数，如板层厚度、介电常数、过孔直径等。
同时，
需要对仿真结果进行分析和比较，以确定最终的差分过孔阻抗。
差分对：与过孔有关的四件事
差分对：与过孔有关的四件事在一个高速印刷电路板(P C B)中，通孔在降低信号完整性性能方面一直饱受诟病。
然而，过孔的使用是不可避免的。
在标准的电路板上，元器件被放置在顶层，而差分对的走线在内层。
内层的电磁辐射和对与对之间的串扰较低。
必须使用过孔将电路板平面上的组件与内层相连。
幸运的是，可设计出一种透明的过孔来最大限度地减少对性能的影响。
在这篇博客中，我将讨论以下内容：1.过孔的基本元件2.过孔的电气属性3.一个构建透明过孔的方法4.差分过孔结构的测试结果1.过孔结构的基础知识让我们从检查简单过孔中将顶部传输线与内层相连的元件开始。
图1是显示过孔结构的3D图。
有四个基本元件：信号过孔、过孔残桩、过孔焊盘和隔离盘。
过孔是镀在电路板顶层与底层之间的通孔外的金属圆柱体。
信号过孔连接不同层上的传输线。
过孔残桩是过孔上未使用的部分。
过孔焊盘是圆环状垫片，它们将过孔连接至顶部或内部传输线。
隔离盘是每个电源或接地层内的环形空隙，以防止到电源和接地层的短路。
图1：单个过孔的3D图2.过孔元件的电气属性如表格1所示，我们来仔细看一看每个过孔元件的电气属性。
层过孔元件电气属性层1（顶层）过孔焊盘过孔焊盘在焊盘和下方的接地层之间引入寄生电容。
1-2层（过孔）信号过孔过孔是一个电感器。
层2（平面层）隔离盘隔离盘在金属圆柱表面和附近的过孔周围接地层之间产生边缘电容。
2-3层（过孔）信号过孔电感。
层3（信号）过孔焊盘焊盘与其上下的接地层之间的寄生电容。
3-4层（过孔）过孔残桩过孔的未使用部分形成电容短截线效应。
层4（平面层）隔离盘电容。
4-5层（过孔）过孔残桩过孔的未使用部分形成电容短截线效应。
层5（底层）过孔焊盘电容。
表1：图1中显示的过孔元件的电气属性一个简单过孔是一系列的π型网络，它由两个相邻层内构成的电容-电感-电容(C-L-C)元件组成。
表格2显示的是过孔尺寸的影响。
相关尺寸电气属性对电容阻抗(Z o)的影响过孔焊盘小焊盘直径C↓Z o↑过孔大小小孔直径L↑Z o↑隔离盘大隔离盘直径C↓Z o↑过孔长度更长的过孔长度L↑Z o↑电源/接地层更多平面层C↑Z o↓过孔残桩更长的过孔残桩C↑Z o↓过孔间距更小的过孔间距C↑Z o↓表2：过孔尺寸的直观影响通过平衡电感与寄生电容的大小，可以设计出与传输线具有相同特性阻抗的过孔，从而变得不会对电路板运行产生特别的影响。
差分线最在高速PCB设计中的应用
差分线最在高速PCB设计中的应用差分线是高速PCB设计中常用的一种设计技术，可以有效地减少信号传输中的串扰和损耗，提高信号质量和系统性能。
差分线广泛应用于高速总线、存储器、CPU、高频信号传输等领域。
本文将从差分线的概念、原理、设计要点以及在高速PCB设计中的应用等方面进行介绍。
一、差分线的概念和原理差分线是指两根位于同一层或不同层的线对，其中一根为正线（P 线），另一根为负线（N线）。
正线和负线的波形是对称的，当正线上有电流流过时，负线也有相等大小的电流流过，但电流的方向相反。
差分线之间采用微分方式传输信号，将信号的变化转换为电流的变化，通过差分放大电路来恢复和解码。
差分线的原理在于利用两根线间的串扰来抵消外界噪声和抗干扰能力更强。
差分线信号传输时，P线和N线之间的距离应尽可能相等，长度匹配要求较高，以避免由于不匹配引起的时延不一致。
同时，还需要保证差分线之间的差异阻抗匹配，以降低末端反射和信号失真。
二、差分线设计的要点1.差分线宽度：影响差分线的传输特性和阻抗值，一般差分线宽度要比单端线宽度更宽，以确保达到所需的阻抗匹配。
2.差分线间距：差分线间距要尽可能大，以避免相互串扰，一般要求至少为线宽的3倍。
3.差分线的层间穿越方式：如果P线和N线在同一层布线，需要采用复合线的形式，在布线时注意交替覆盖，避免交叉。
如果P线和N线在不同层布线，则需要通过仿真和分析来确定层间穿越方式，以保证信号完整性。
4.差分线的末端匹配：差分线的末端需要进行匹配，一般可以通过串联电阻或者电流源来实现。
1.高速总线：在高速总线设计中，差分线广泛应用于处理器和存储器之间的数据传输。
如DDR、PCI Express等。
差分线能够提高传输速率、降低功耗、减少串扰和噪声干扰，提高总线的稳定性和可靠性。
2.CPU设计：差分线在CPU的布局中也有重要的应用，主要用于处理器和芯片组之间的高速数据传输。
差分线可以提供更高的数据传输速率和抗干扰能力，从而提高CPU的性能和稳定性。
(完整word版)PCI-E的高速PCB布线规则
PCI-E 布线规则1、从金手指边缘到PCIE芯片管脚的走线长度应限制在4英寸（约100MM）以内。
2、PCIE的PERP/N，PETP/N，PECKP/N是三个差分对线，注意保护（差分对之间的距离、差分对和所有非PCIE信号的距离是20MIL，以减少有害串扰的影响和电磁干扰（EMI）的影响。
芯片及PCIE信号线反面避免高频信号线，最好全GND）。
3、差分对中2条走线的长度差最多5MIL。
2条走线的每一部分都要求长度匹配。
差分线的线宽7MIL，差分对中2条走线的间距是7MIL。
4、当PCIE信号对走线换层时，应在靠近信号对过孔处放置地信号过孔，每对信号建议置1到3个地信号过孔。
PCIE差分对采用25/14的过孔，并且两个过孔必须放置的相互对称。
5、PCIE需要在发射端和接收端之间交流耦合，差分对的两个交流耦合电容必须有相同的封装尺寸，位置要对称且要摆放在靠近金手指这边，电容值推荐为0.1uF，不允许使用直插封装。
6、SCL等信号线不能穿越PCIE主芯片。
合理的走线设计可以信号的兼容性，减小信号的反射和电磁损耗。
PCI-E 总线的信号线采用高速串行差分通信信号，因此，注重高速差分信号对的走线设计要求和规范，确保PCI-E 总线能进行正常通信。
PCI-E是一种双单工连接的点对点串行差分低电压互联。
每个通道有两对差分信号：传输对Txp/Txn，接收对Rxp/Rxn。
该信号工作在2.5 GHz并带有嵌入式时钟。
嵌入式时钟通过消除不同差分对的长度匹配简化了布线规则。
随着PCI-E串行总线传输速率的不断增加，降低互连损耗和抖动预算的设计变得格外重要。
在整个PCI-E背板的设计中，走线的难度主要存在于PCI-E的这些差分对。
图1提供了PCI-E高速串行信号差分对走线中主要的规范，其中A、B、C和D四个方框中表示的是常见的四种PCI-E差分对的四种扇入扇出方式，其中以图中A所示的对称管脚方式扇入扇出效果最好，D为较好方式，B和C 为可行方式。
pcb布线的术语解释
PCB（Printed Circuit Board，印刷电路板）布线时涉及一些专业术语。
以下是几个常见的 PCB 布线术语及其解释：1.走线（Routing）：指在 PCB 上布置电路连接的过程。
走线可以是手动进行的，也可以是通过自动布线工具实现的。
2.导线宽度（Trace Width）：指 PCB 上导线的宽度。
导线宽度通常根据电流要求和 PCB 层数来确定，以确保足够的电流通过并避免过热。
3.间距（Spacing）：指 PCB 上不同元件之间的距离。
间距通常是指导线之间或导线与元件之间的距离，用于确保电路的稳定性和可靠性。
4.平面（Plane）：指 PCB 上连接到电源或地的大型铜区域。
平面通常用于提供稳定的电源和地连接，并作为信号屏蔽。
5.过孔（Via）：指连接 PCB 不同层之间的通孔。
过孔可以是普通过孔，也可以是盲孔或埋孔，用于在多层 PCB 中进行信号传递。
6.阻抗控制（Impedance Control）：指控制 PCB 中信号线的电阻。
阻抗控制在高速数字信号和射频电路设计中至关重要，可以确保信号传输的稳定性和可靠性。
7.差分对（Differential Pairs）：指两条平行布线的信号线，用于传输差分信号。
差分对常用于高速数据传输和抗干扰设计。
8.盲孔（Blind Via）：指连接 PCB 表面层和内部层的通孔，但不连接到 PCB的另一侧。
盲孔通常用于高密度的 PCB 布线设计。
9.埋孔（Buried Via）：指完全位于 PCB 内部层中的通孔，不连接到 PCB 的任何一侧。
埋孔可以用于提高 PCB 布线的密度和可靠性。
这些术语是 PCB 布线设计过程中经常遇到的关键概念。
了解这些术语有助于工程师更好地理解 PCB 布线设计，并确保电路板的性能和可靠性。
altium designer 10 的布线规则
Altium Designer 10 是一个电子设计自动化（EDA）软件，用于电路设计和PCB布局。 在Altium Designer 10中，可以通过定义布线规则来指定PCB布局的要求和约束。以下是一 些常见的布线规则，您可以在Altium Designer 10中使用：
3. 阻抗匹配规则（Impedance Matching Rule）：用于指定差分信号对、单端信号或电 源信号的阻抗要求，以确保信号完整性。
4. 走线间距规则（Spacing Rule）：用于指定走线之间的最小间距，以避免走线之间的 电气干扰或机械冲突。
5. 禁止区域规则 散热器等。
1. 差分对长度匹配规则（Differential Pair Length Matching Rule）：用于确保差分信 号对的长度匹配，以减少信号的时延差异。
2. 信号走线宽度规则（Signal Width Rule）：用于指定不同信号层的走线宽度，以满足 电流容量和阻抗要求。
altium designer 10 的布线规则
6. 过孔规则（Via Rule）：用于指定过孔的最小尺寸、最小间距和最大堆叠层数。
altium designer 10 的布线规则
7. 线宽变化规则（Width Transition Rule）：用于指定走线线宽的变化要求，以避免信 号反射或阻抗不匹配。
以上仅是一些常见的布线规则示例，实际使用中可能还会根据设计需求和工艺要求添加其 他规则。在Altium Designer 10中，您可以通过布线规则编辑器来定义和管理这些布线规则 。具体的操作方法和界面布局可能会因软件版本而有所不同，建议查阅Altium Designer 10 的用户手册或帮助文档，以获取更详细的布线规则设置说明。
PCB中过孔对高速信号传输的影响
PCB中过孔对高速信号传输的影响1.阻抗不匹配：过孔本身具有电容和电感，会对信号传输的阻抗造成影响。
当高速信号通过过孔时，会产生反射和干扰，导致信号的丢失和信号质量的下降。
特别是在信号频率较高时，过孔的阻抗不匹配可能会导致严重的信号失真。
2.信号耦合：当多个信号线通过相同的过孔时，会产生信号间的互相干扰，从而影响信号的稳定性。
这种信号耦合可以是电容耦合、电感耦合或电磁辐射耦合等。
这种耦合会导致信号的干扰、串扰和失真，并可能引起信号的节奏不稳定。
3.串扰：高速信号经过过孔时，由于信号的边沿陡峭，会在过孔附近引起电磁波的辐射和传播。
这种辐射和传播会导致信号在邻近信号线上产生串扰。
特别是对于相邻的差分信号线，通过过孔时的串扰效应会更加显著。
4.发射和接收延迟：高速信号通过过孔时，由于信号传播速度的差异，会造成发射和接收之间的延迟。
这种延迟会导致时钟与数据之间的不同步，从而影响信号的稳定性和可靠性。
为了解决过孔对高速信号传输的影响，有以下一些方法和技术可以采取：1.使用仿真工具：通过使用电磁仿真工具，可以预测和评估信号在过孔附近的行为，并优化PCB设计，以减少信号失真和干扰。
2.地线设计：合理的地线设计可以有效地减少通过过孔的信号干扰。
例如，采用分离的地线平面，或通过增加任意形状的引地过孔来引导过孔附近的电磁辐射。
3.差分信号设计：差分信号可以降低信号的干扰和串扰效应。
通过合理走线和阻抗匹配，可以减少差分信号通过过孔时的干扰。
4.使用垂直通孔：垂直通孔通常比普通的过孔更好地保持信号完整性，因为它们更短且直接连接在PCB层上。
5.减少过孔数量：减少过孔数量可以减少对信号传输的影响。
优化布局和走线，尽量避免过孔和通过过孔的信号。
总之，PCB中过孔对高速信号传输有一系列影响，包括阻抗不匹配、信号耦合、串扰以及发射和接收延迟。
通过使用仿真工具、合理的地线设计、差分信号设计、垂直通孔以及减少过孔数量等方法，可以减少过孔对高速信号传输的影响，提高PCB设计的性能和可靠性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
差分对：你需要了解的与过孔有关的四件事
在一个高速印刷电路板（PCB）中，通孔在降低信号完整性性能方面一直饱受诟病。
然而，过孔的使用是不可避免的。
在标准的电路板上，元器件被放置在顶层，而差分对的走线在内层。
内层的电磁辐射和对与对之间的串扰较低。
必须使用过孔将电路板平面上的组件与内层相连。
幸运的是，可设计出一种透明的过孔来最大限度地减少对性能的影响。
1. 过孔结构的基础知识
让我们从检查简单过孔中将顶部传输线与内层相连的元件开始。
图1是显示过孔结构的3D图。
有四个基本元件：信号过孔、过孔残桩、过孔焊盘和隔离盘。
过孔是镀在电路板顶层与底层之间的通孔外的金属圆柱体。
信号过孔连接不同层上的传输线。
过孔残桩是过孔上未使用的部分。
过孔焊盘是圆环状垫片，它们将过孔连接至顶部或内部传输线。
隔离盘是每个电源或接地层内的环形空隙，以防止到电源和接地层的短路。
图1：单个过孔的3D图
2. 过孔元件的电气属性
如表格1所示，我们来仔细看一看每个过孔元件的电气属性。
表1：图1中显示的过孔元件的电气属性
一个简单过孔是一系列的π型网络，它由两个相邻层内构成的电容-电感-电容（C-L-C）元件组成。
表格2显示的是过孔尺寸的影响。
表2：过孔尺寸的直观影响
通过平衡电感与寄生电容的大小，可以设计出与传输线具有相同特性阻抗的过孔，从而变得不会对电路板运行产生特别的影响。
还没有简单的公式可以在过孔尺寸与C和L元件之间进行转换。
3D电磁（EM）场解算程序可以根据PCB布局布线中使用的尺寸来预测结构阻抗。
通过重复调整结构尺寸和运行3D仿真，可优化过孔尺寸，来实现所需阻抗和带宽要求。
3. 设计一个透明的差分过孔
我们曾在之前的帖子中讨论过，在实现差分对时，线路A与线路B之间必须高度对称。
这些对在同一层内走线，如果需要一个过孔，必须在两条线路的临近位置上打孔。
由于差分对的两个过孔距离很近，两个过孔共用的一个椭圆形隔离盘能够减少寄生电容，而不是使用两个单独的隔离盘。
接地过孔也被放置在每个过孔的旁边，这样的话，它们就能够为A和B 过孔提供接地返回路径。
图2显示的是一个地-信号-信号-地（GSSG）差分过孔结构示例。
两个相邻过孔间的距离被称为过孔间距。
过孔间距越小，互耦合电容越多。
图2：使用背面钻孔的GSSG差分过孔
不要忘记，在传输速率超过10Gbps时，过孔残桩会严重影响高速信号完整性。
幸运的是，有一种背面钻孔PCB制造工艺，此工艺可以在未使用的过孔圆柱上钻孔。
根据制造工艺公差的不同，背面钻孔去除了未使用的过孔金属，并最大限度地将过孔残桩减少到10mil 以下。
3D EM仿真器用来根据所需的阻抗和带宽来设计差分过孔。
这是一个反复的过程。
此过程重复地调整过孔尺寸，并运行EM仿真，直到实现所需的阻抗和带宽。
4. 如何验证性能
图2中显示的差分过孔设计已构建完毕并经测试。
测试样片包括顶层的一对差分线，之后是到内部差分线的差分过孔，然后第二对差分过孔再次连接至顶层的球状引脚栅格阵列封装（BGA）接地焊盘。
信号路径的总长度大约为1330mil。
我用差分时域反射仪（TDR）测得其差分阻抗，用网络分析仪测得了带宽，并用高速示波器测量了数据眼图来了解其对信号的影响。
图3，4，5分别显示了阻抗、带宽和眼图。
左图是使用背面钻孔时的测试结果，而右图是无背面钻孔的测试结果。
在图5中的带宽波特图中，我们可以很清楚地看到背面钻孔对于在数据速率大于10Gbps 的情况下实现高性能是必不可少的。
使用背面钻孔，ZDIFF大约为85? 无背面钻孔，ZDIFF大约为58?
图3：TDR阻抗波特图
12.5GHz时的插入损耗大约为3dB 12.5GHz时的插入损耗大于8dB
图4：频率响应
使用背面钻孔时，数据眼是打开的无背面钻孔时，数据眼是关闭的
图5:25Gbps时的数据眼图
TI拥有丰富的高速信号调理集成电路（IC）产品库，诸如retimer和redriver。
它们有助于减轻和缓解所有类型差分对的缺陷和高插入损耗，从而实现先进系统中的可靠数据通信并扩展传输距离。