集成电路制造技术教材(PPT 88页)
合集下载
集成电路的基本制造工艺PPT培训课件
二氧化硅、氧化铝等是集成电路制造中常用的介质材料，用于隔离不同器件和层间绝缘。
氧化物
氮化硅、氮化硼等是具有高硬度、高熔点和高化学稳定性的介质材料，常用于保护和钝化表面。
氮化物
介质材料
金属材料
铜
铜是目前集成电路中主要的互连材料，具有低电阻、高可靠性等优点。
铝
铝是早期集成电路中常用的互连材料，具有成本低、延展性好等优点。
详细描述
集成电路的发展历程
集成电路的应用领域
总结词：集成电路的应用领域非常广泛，包括通信、计算机、消费电子、工业控制、医疗器械等。随着技术的不断发展，集成电路的应用领域还将不断扩大。
02
集成电路制造工艺流程
前道工艺流程
通过物理或化学气相沉积等方法在衬底上形成薄膜，作为集成电路的基本材料。
利用光刻胶和掩膜板，将设计好的电路图案转移到衬底上。
合金材料
金、银、铂等贵金属和铜、镍等贱金属的合金材料在集成电路制造中也有应用，用于提高器件性能和可靠性。
光刻胶是集成电路制造中最关键的材料之一，用于图形转移和掩膜。
光刻胶
研磨料用于表面处理和研磨，以实现平滑和洁净的表面。
研磨料
其他材料
04
集成电路制造设备与技术
光刻设备
用于将电路图案转移到晶圆片上，包括曝光机和光刻机等。
制造设备
随着集成电路的集成度不断提高，制程技术不断向纳米级别发展，目前已经达到纳米级别。
纳米制程技术
新型材料如碳纳米管、二维材料等在集成电路制造中的应用逐渐增多，为集成电路的发展提供了新的可能性。
新型材料应用
通过将多个芯片堆叠在一起，实现更高速的信号传输和更低的功耗，成为集成电路制造技术的重要发展方向。
集成电路制备工艺培训课件(ppt 30张)
1. 集成电路的基本概念 2. 半导体集成电路的分类 3. 半导体集成电路的几个重要概念
上节课内容 要点
20.02.2019
1
内容概述
双极型集成电路 集 成 电 路
按器件类型分
TTL、ECL I2L等
PMOS NMOS CMOS
按集成度分
BiCMOS集成电路 MOS集成电路 SSI（100以下个等效门） MSI（<103个等效门） LSI （<104个等效门） VLSI（>104个以上等效门）
双极集成电路中元件的隔离
12
§1.1.2
双极集成电路元件的形成过程、结构和寄生效应
集电区 (N型外延层)
E B C S P+ 衬底(P型)
发射区 (N+型)
基区(P 型)
P+
n+
n+-BL
p
n+
n-epi P-Si
四层三结结构的双极晶体管
20.02.2019
13 双极集成电路元件断面图
E
P+ n+
S
刻蚀（等离子体刻蚀）
去胶
n+ n-epi
3．N+掺杂： N+
P+
p
n+-BL
n+
P+
Tepi Tepi
P-Si P-Si N+
As掺杂（离子注入）
20.02.2019
去除氧化膜
19
3:外延层
主要设计参数 外延层的电阻率ρ;
A
E
B C S
外延层的厚度Tepi;
P+
n+
p
n+-BL
上节课内容 要点
20.02.2019
1
内容概述
双极型集成电路 集 成 电 路
按器件类型分
TTL、ECL I2L等
PMOS NMOS CMOS
按集成度分
BiCMOS集成电路 MOS集成电路 SSI（100以下个等效门） MSI（<103个等效门） LSI （<104个等效门） VLSI（>104个以上等效门）
双极集成电路中元件的隔离
12
§1.1.2
双极集成电路元件的形成过程、结构和寄生效应
集电区 (N型外延层)
E B C S P+ 衬底(P型)
发射区 (N+型)
基区(P 型)
P+
n+
n+-BL
p
n+
n-epi P-Si
四层三结结构的双极晶体管
20.02.2019
13 双极集成电路元件断面图
E
P+ n+
S
刻蚀（等离子体刻蚀）
去胶
n+ n-epi
3．N+掺杂： N+
P+
p
n+-BL
n+
P+
Tepi Tepi
P-Si P-Si N+
As掺杂（离子注入）
20.02.2019
去除氧化膜
19
3:外延层
主要设计参数 外延层的电阻率ρ;
A
E
B C S
外延层的厚度Tepi;
P+
n+
p
n+-BL
集成电路制造技术教材
• 不同产品的制作就是将单项工艺按需要顺 序排列组合来实现的。
微电子工业生产过程图
前工序：微电子产 品制造的特有工艺 后工序
npn-Si双极型晶体管芯片工艺流程 ----硅外延平面工艺举例
举例
be
n+
p n
n+
c
2 微电子工艺发展历程
• 诞生:1947年12月在美国的贝尔实验室，发明了 半导体点接触式晶体管，采用的关键工艺技术 是合金法制作pn结。
当前，光刻工艺线宽已达0.045微米。由于量子 尺寸效应，集成电路线宽的物理极限约为0.035 微米，即35纳米。 • 另外，硅片平整度也是影响工艺特征尺寸进一 步小型化的重要因素。 • 微电子业的发展面临转折。上世纪九十年代纳 电子技术出现，并越来越受到关注。
• 近10年来 ，“轻晶圆厂”（fab-light）或“无晶圆厂” （fabless）模式的兴起，而没有芯片设计公司反过来 成为IDM（Integrated Device Manufacturer） 。
• 2007年1月8日：65nm制程英特尔·酷睿™2四核处理器和另外 两款四核服务器处理器。英特尔·酷睿™2四核处理器含有5.8亿 多个晶体管。
• 2007年1月29日：英特尔酷睿™2双核、英特尔酷睿™2四核处 理器以及英特尔至强系列多核处理器的数以亿计的45nm晶体 管或微小开关中用来构建
未来
• 电子产品发展趋势：更小，更快，更冷 • 现有的工艺将更成熟、完善；新技术不断出现。
• 5年前英特尔做45纳米时，台积电还停留在90纳米， 中间隔了一个65纳米。但到45纳米，台积电开始“抢 先半步”。即遵循“摩尔定律”的英特尔的路线是45、 32、22纳米，台积电的路线则是40、28、20纳米。
微电子工业生产过程图
前工序：微电子产 品制造的特有工艺 后工序
npn-Si双极型晶体管芯片工艺流程 ----硅外延平面工艺举例
举例
be
n+
p n
n+
c
2 微电子工艺发展历程
• 诞生:1947年12月在美国的贝尔实验室，发明了 半导体点接触式晶体管，采用的关键工艺技术 是合金法制作pn结。
当前，光刻工艺线宽已达0.045微米。由于量子 尺寸效应，集成电路线宽的物理极限约为0.035 微米，即35纳米。 • 另外，硅片平整度也是影响工艺特征尺寸进一 步小型化的重要因素。 • 微电子业的发展面临转折。上世纪九十年代纳 电子技术出现，并越来越受到关注。
• 近10年来 ，“轻晶圆厂”（fab-light）或“无晶圆厂” （fabless）模式的兴起，而没有芯片设计公司反过来 成为IDM（Integrated Device Manufacturer） 。
• 2007年1月8日：65nm制程英特尔·酷睿™2四核处理器和另外 两款四核服务器处理器。英特尔·酷睿™2四核处理器含有5.8亿 多个晶体管。
• 2007年1月29日：英特尔酷睿™2双核、英特尔酷睿™2四核处 理器以及英特尔至强系列多核处理器的数以亿计的45nm晶体 管或微小开关中用来构建
未来
• 电子产品发展趋势：更小，更快，更冷 • 现有的工艺将更成熟、完善；新技术不断出现。
• 5年前英特尔做45纳米时，台积电还停留在90纳米， 中间隔了一个65纳米。但到45纳米，台积电开始“抢 先半步”。即遵循“摩尔定律”的英特尔的路线是45、 32、22纳米，台积电的路线则是40、28、20纳米。
集成电路制造工艺PPT课件
掺杂工艺（Doping）
掺杂：将需要的杂质掺入特定的半导体区域 中，以达到改变半导体电学性质，形成PN结 、电阻、欧姆接触。
掺入的杂质主要是： 磷(P)、砷(As) —— N型硅 硼(B) —— P型硅 掺杂工艺主要包括：扩散（diffusion)、离
子注入(ion implantation)。
亮场版和暗场版
曝光的几种方法
接触式光刻：分辨率较高， 但是容易造成掩膜版和光刻 胶膜的损伤。
接近式曝光：在硅片和掩膜 版之间有一个很小的间隙 (10～25mm)，可以大大减 小掩膜版的损伤，分辨率较 低。
投影式曝光：利用透镜或反 射镜将掩膜版上的图形投影 到衬底上的曝光方法，目前 用的最多的曝光方式。（特 征尺寸：0.25m)
❖等离子刻蚀(Plasma Etching)：利用放电产生的游离 基与材料发生化学反应，形成挥发物，实现刻蚀。选择 性好、对衬底损伤较小，但各向异性较差。
❖反应离子刻蚀(Reactive Ion Etching，简称为RIE)： 过活性离子对衬底的物理轰击和化学反应双重作用刻蚀 。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各 向异性和选择性好的优点。目前，RIE已成为VLSI工艺 中应用最广泛的主流刻蚀技术。
–激活杂质：使不在晶格位置上的离子运动到晶格 位置，以便具有电活性，产生自由载流子，起到 杂质的作用。
–消除损伤
❖ 退火方式：
–炉退火
–快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)。
氧化（Oxidation）
❖ 氧化：制备SiO2层 ❖ SiO2 是 一 种 十 分 理 想 的 电 绝 缘 材 料 ， 它 的 化 学 性
集成电路介绍PPT课件
11．TQFP 扁平簿片方形封装 12．TSOP 微型簿片式封装 13．CBGA 陶瓷焊球阵列封装 14．CPGA 陶瓷针栅阵列封装 15．CQFP 陶瓷四边引线扁平 16．CERDIP 陶瓷熔封双列 17．PBGA 塑料焊球阵列封装 18．SSOP 窄间距小外型塑封 19．WLCSP 晶圆片级芯片规 模封装 20．FCOB 板上倒装片
5.2 表面贴装式
. 2019/11/4
20
以0.5mm焊区中心距、208根I/O引脚QFP封装的 CPU为例，如果外形尺寸为28mm×28mm，芯片尺寸为 lOmm×10mm，则芯片面积／封装面积R=(10 ×10)／ (28 × 28)=l:7.8，由此可见QFP封装比DIP封装的尺 寸大大减小。
5.3 芯片尺寸封装
. 2019/11/4
23
焊料微球凸点 CSP
IC芯片
5.3 芯片尺寸封装
. 2019/11/4
24
CSP封装具有以下特点：
(1)满足了LSI芯片引出脚不断增加的需要；
(2)解决丁IC裸芯片不能进行交流参数测 试和老化筛选的问题；
(3)封装面积缩小，延迟时间大大缩小。
5.3 发展趋势
14
. 2019/11/4
五、集成电路封装技术
• 1、直插式 • 2、表面贴装式 • 3、芯片尺寸封装 • 4、发展趋势
5.1 直插式
• To封装：
15
. 2019/11/4
• DIP封装
5.1 直插式
16
. 2019/11/4
DIP封装特点：
• (1)适合PCB的穿孔安装，操作方便； • (2)比TO型封装易于对PCB布线； • (3)芯片面积与封装面积之间的比值较大，故体积
集成电路制造工艺PPT课件
34
2006年度中国集成电路封装测试前十大企业是：
• 飞思卡尔半导体(中国)有限公司 • 奇梦达科技(苏州)有限公司 • 威讯联合半导体(北京)有限公司 • 深圳赛意法半导体有限公司 • 江苏新潮科技集团有限公司 • 上海松下半导体有限公司 • 英特尔产品(上海)有限公司 • 南通富士通微电子有限公司 • 星科金朋(上海)有限公司 • 乐山无线电股份有限公司
1947年圣诞前夕，贝尔实验 室的科学家肖克利(William Shockley)和他的两助手布拉 顿(Water Brattain 、巴丁 （John bardeen)在贝尔实验 室工作时发明了世界上第一 个点接触型晶体管
由于三人的杰出贡献，他们分享了 1956年的诺贝尔物理学奖
6
锗多晶材料制备的点接触晶体管
furnace. Our development and design of this tool began in 1992, it was installed in
December of 1995 and became fully operational in January of 1996.
45
• 现已进入到：
– VLSI – ULSI – GSI
14
小规模集成电路(Small Scale IC，SSI) 中规模集成电路(Medium Scale IC，MSI) 大规模集成电路(Large Scale IC，LSI)
超大规模集成电路(Very Large Scale IC，VLSI)
特大规模集成电路(Ultra Large Scale IC，ULSI) 巨大规模集成电路(Gigantic Scale IC，GSI） VLSI使用最频繁，其含义往往包括了ULSI和GSI。中文中 把VLSI译为超大规模集成，更是包含了ULSI和GSI的意义。
2006年度中国集成电路封装测试前十大企业是：
• 飞思卡尔半导体(中国)有限公司 • 奇梦达科技(苏州)有限公司 • 威讯联合半导体(北京)有限公司 • 深圳赛意法半导体有限公司 • 江苏新潮科技集团有限公司 • 上海松下半导体有限公司 • 英特尔产品(上海)有限公司 • 南通富士通微电子有限公司 • 星科金朋(上海)有限公司 • 乐山无线电股份有限公司
1947年圣诞前夕，贝尔实验 室的科学家肖克利(William Shockley)和他的两助手布拉 顿(Water Brattain 、巴丁 （John bardeen)在贝尔实验 室工作时发明了世界上第一 个点接触型晶体管
由于三人的杰出贡献，他们分享了 1956年的诺贝尔物理学奖
6
锗多晶材料制备的点接触晶体管
furnace. Our development and design of this tool began in 1992, it was installed in
December of 1995 and became fully operational in January of 1996.
45
• 现已进入到：
– VLSI – ULSI – GSI
14
小规模集成电路(Small Scale IC，SSI) 中规模集成电路(Medium Scale IC，MSI) 大规模集成电路(Large Scale IC，LSI)
超大规模集成电路(Very Large Scale IC，VLSI)
特大规模集成电路(Ultra Large Scale IC，ULSI) 巨大规模集成电路(Gigantic Scale IC，GSI） VLSI使用最频繁，其含义往往包括了ULSI和GSI。中文中 把VLSI译为超大规模集成，更是包含了ULSI和GSI的意义。
第3章集成电路制造工艺ppt课件
2021/5/29
26
集成电路设计原理
1.1.4 埋层的作用
1.减小串联电阻〔集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响〔第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO 2
P+
P-Sub
N+埋层
EB C
N+ P N+
无生产线〔Fabless〕集成电路设计公司。
如美国有200多家、台湾有100多家这样的
设计公司。
2021/5/29
2
集成电路设计原理
引言
2. 代客户加工〔代工〕方式
芯片设计单位和工艺制造单位的分离，即 芯片设计单位可以不拥有生产线而存在和 发展，而芯片制造单位致力于工艺实现， 即代客户加工〔简称代工〕方式。
钝化层
E SiOB C SiO
光P+刻胶
N+
2
P
N+
2
P+
SiO2 N–-epi
EB C N+ P N+ P+
N–-
P-Sub
N+埋层
epi
2021/5/29
28
1.1.6 作业
集成电路设计原理
1 描述PN结隔离双极工艺的流程及光
刻掩膜版的作用；
2 说明埋层的作用。
注：下次上课时需要交前一次课的作 业，做为平时成绩的一部分。不能代交！
N–-
P+
epi
2021/5/29
27
集成电路设计原理
《集成电路制造》PPT课件
P+
n-epi
n+-BL
P-Si
2021/3/19
典型PN结隔离双极集成电路中元件的形成过程
25
8:铝淀积
2021/3/19
典型PN结隔离双极集成电路中元件的形成过程
26
9:第六次光刻----反刻铝
2021/3/19
典型PN结隔离双极集成电路中元件的形成过程
27
A
A’
E
B
E
B
C
S
C
S
P+
n+
p
B端
B端
E端
npn
C端 E端
pnp
C端
B
B
E
C
B
E
C
B
E
NPN
C
E
PNP
C
2021/3/19
10
B
E
C
B
?
E
NPN
C
C
BE
N+
p n
2021/3/19
C
BE
11
§1.1.1 双极集成电路中元件的隔离
B
B
E
CE
C
C
BE
C
n
p
n
n
B
B
C E
BE
n p
E
2021/3/19
12
C
B
p n
E
n
C
B
p n
2021/3/19
29
作业:
1. 画出NPN晶体管的版图，并标注各区域的掺杂类型（直接在图上标）,写出实现 该NPN晶体管至少需要多少次光刻以及每次光刻的目的。 2. 画出下图示例在A-A’,B-B’ C-C’处的断面图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Crystal seed
Single crystal silicon
Quartz crucible
Carbon heating element
Figure 4.10
Molten polysilicon
Heat shield
Water jacket
33
Silicon Ingot Grown by CZ Method
37
硅片加工的目的
1、提高硅单晶棒的使用率 2、制造硅片二个高平行度与平坦度的洁净表
明 3、维持硅片表面结晶性能、化学性能与电特
性等性质与其内层材料一致，力图避免出 现位错、微裂纹、应力等缺陷，以免影响 半导体中载体的形成
38
单晶锭外形整理
单晶锭外形整理包括：切割分段、外圆滚磨、定位面研磨 1、切割分段
集成电路制造技术
微电子工程系
1
1 引言
• 早在1830年，科学家已于实验室展开 对半导体的研究。
• 1874年，电报机、电话和无线电相继 发明等早期电子仪器亦造就了一项新兴 的工业──电子业的诞生。
2
基本器件的两个发展阶段
• 分立元件阶段（1905～1959）
–真空电子管、半导体晶体管
• 集成电路阶段（1959～）
• Michael Quirk，Julian Serda. 《半导体制造 技术》 ，电子工业出版社,2004
• 刘玉岭等著,《微电子技术工程》 ，电子工业 出版社，2004
27
集成电路制造过程
系 统 需 求 设计
掩膜版
单晶、外 延材料
芯片制 造过程
芯片检测 封装 测试
28
硅片与晶片（chip）
29
In
Ge
N-Ge
加热、 降温
pn结
合金法pn结示意图
7
The First Transistor from Bell Labs
Photo courtesy of Lucent Technologies Bell Labs Innovations 8
诞生
• 1958年在美国的德州仪器公司和仙 童公司各自研制出了集成电路，采 用的工艺方法是硅平面工艺。
Photo courtesy of Texas Instruments, Inc. 10
仙童（Fairchild）半导体公司
• 1959年7月，诺依斯提出：可以用蒸发沉 积金属的方法代替热焊接导线，这是解 决元件相互连接的最好途径。
• 1966年，基尔比和诺依斯同时被富兰克 林学会授予巴兰丁奖章，基尔比被誉为 “第一块集成电路的发明家”而诺依斯 被誉为“提出了适合于工业生产的集成 电路理论”的人。
选定芯片图形与晶体取向关系的参考； C 在吸片或装硅 片时可以选择固定的接触位置减少损坏。 副定位面的作用：识别硅片晶向和电导类型的标志。 直径等于或大于8英寸的晶片不磨定位面，而沿长度方向磨一小沟
39
Wafer Identifying Flats
P-type (111)
P-type (100)
N-type (111)
• 不同产品的制作就是将单项工艺按需要顺 序排列组合来实现的。
4
微电子工业生产过程图
前工序：微电子产 品制造的特有工艺
后工序
5
npn-Si双极型晶体管芯片工艺流程 ----硅外延平面工艺举例
举例
be
n+
p n
n+
c
6
2 微电子工艺发展历程
• 诞生:1947年12月在美国的贝尔实验室，发明了 半导体点接触式晶体管，采用的关键工艺技术 是合金法制作pn结。
氧化
SiO2
光刻
SiBiblioteka 扩散掺杂pn结9
Jack Kilby’s First Integrated Circuit
•1959年2月，德克萨 斯仪器公司（TI）工 程师J.kilby申请第一个 集成电路发明专利；
•利用台式法完成了用硅来 实现晶体管、二极管、电 阻和电容，并将其集成在 一起的创举。 •台式法----所有元件内部 和外部都是靠细细的金属 导线焊接相连。
N-type (100)
40 Figure 4.21
Wafer Notch and Laser Scribe
Notch
Scribed identification number
41 Figure 4.22
Ingot Diameter Grind
Preparing crystal ingot for grinding
• 1969年，法院最后的判决下达，也从法
律上实际承认了集成电路是一项同时的
发明。
11
发展
• 60年代的出现了外延技术，如：n-Si/n+-Si， n-Si/p-Si。一般双极电路或晶体管制作在外 延层上。
• 70年代的离子注入技术，实现了浅结掺杂。 IC的集成度提高得以实现。
• 新工艺，新技术，不断出现。（等离子技术 的应用，电子束光刻，分子束外延，等等）
制备的介质薄膜厚度也在纳米量级，而精度更在上 述尺度之上。 • 大批量，低成本 图形转移技术使之得以实现。
19
超净环境
20
21
微电子技术的三个发展方向
• 21世纪硅微电子技术的三个主要发展方向
– 特征尺寸继续等比例缩小
–集成电路(IC)将发展成为系统芯片(SOC)---SoC是一个通过IP设计复用达到高生产率的软 /硬件协同设计过程
Photograph courtesy of Kayex Corp., 300 mm Si ingot
34 Photo 4.1
单晶硅片
35
Basic Process Steps for Wafer Preparation
Crystal Growth Shaping
Wafer Slicing
Wafer Lapping and Edge Grind
• 2006年7月27日：英特尔·酷睿™2双核处理器,含有2.9亿多个 晶体管，采用英特尔65nm制程技术。
• 2007年1月8日：65nm制程英特尔·酷睿™2四核处理器和另外 两款四核服务器处理器。英特尔·酷睿™2四核处理器含有5.8亿 多个晶体管。
• 2007年1月29日：英特尔酷睿™2双核、英特尔酷睿™2四核处 理器以及英特尔至强系列多核处理器的数以亿计的45nm晶体 管或微小开关中用来构建
工艺集成和测 试封装
12 金属化与
13 工艺集
14 测试封
26
多层互连
成
装
教材与参考书
• 王蔚 《微电子制造技术----原理与工艺》 科 学出版社 2010
• 关旭东 《硅集成电路工艺基础》北京大学出 版 2003
• Stephen A. C.《微电子制造科学原理与工程 技术》电子工业出版社，2003
寸每三年缩小 2 倍
2
14
DROM集成度与工艺的进展
摩尔定律：每隔3年IC集成度提高4倍
15
• 2002年1月：英特尔奔腾4处理器推出，它采用英特尔0.13µm 制程技术生产，含有5500万个晶体管。
• 2002年8月13日：英特尔透露了90nm制程技术的若干技术突破， 包括高性能、低功耗晶体管，应变硅，高速铜质接头和新型低k介质材料。这是业内首次在生产中采用应变硅。
Diameter grind Flat grind
切除籽晶、肩部、尾部的直径小于规格要求的部分及电阻率和完整性不符合规 格要求的部分 切割前加热单晶锭到100℃，用粘结剂将石墨条粘贴在切缝底部，切割速度 7mm/min以下，以避免破损 2、外圆滚磨 包括液体磨料研磨和砂轮研磨 液体研磨：去除单晶锭表面毛刺 砂轮研磨：使晶锭直径达到规格要求的尺寸 3、研磨定位 定位面研磨：沿晶锭轴线方向在晶锭表面研磨1或2个平面 主定位面的主要作用：A 在自动加工设备中作为硅片机械定位的参考面；B 作为
Etching
Polishing
Cleaning Inspection Packaging
36 Figure 4.19
硅单晶的加工成型技术
硅片加工：将硅单晶棒制作成硅片的过程
滚圆（rounding）－ X射线定位 （x－ray orientation）－切片（slicing）－ 倒角（edge contouring）－硅片研磨 （lapping）－清洗（cleaning）－化学腐蚀 （etching）－热处理（heat treatment)
集成电路
30
集成电路工艺
• 衬底加工及清洗 • 热氧化 • 图形转移 • 掺杂：扩散、离子注入 • 刻蚀 • 薄膜工艺：外延、溅射、蒸发 • 金属化及多层布线
31
第一章：超大规模集成电路硅衬底加工技术
32
CZ Crystal Puller
Crystal puller and rotation mechanism
23
工艺课程学习主要应用
• 制作微电子器件和集成电路 • 微机电系统 (microelectromechanicol
System MEMS)的所依托的微加工技术 • 纳米技术，如光刻—图形复制转移工艺，
MBE等
24
4 本课程内容
• 重点介绍单项工艺和其依托的科学原理。 • 简单介绍典型产品的工艺流程，芯片的封
– 微电子技术与其它领域相结合将产生新的产业 和新的学科，例如MEMS、DNA芯片等----其 核心是将电子信息系统中的信息获取、信息执 行与信息处理等主要功能集成在一个芯片上， 而完成信息处理处理功能。
22
互连技术
– 铜互连已在0.25/0.18um技术代中使 用；但是在0.13um以后，铜互连与 低介电常数绝缘材料共同使用时的 可靠性问题还有待研究开发