习题 触发器和时序逻辑电路

合集下载

第13章触发器及时序逻辑电路习题

第13章触发器及时序逻辑电路习题

1第十三章 触发器和时序逻辑电路13.1重点内容提要时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。

时序逻辑电路的特点是:其输出不仅仅取决于电路的当前输入,而且还与电路的原来状态有关。

1. 双稳态触发器双稳态触发器的特点:1).有两个互补的输出端 Q 和Q 。

2).有两个稳定状态。

“1”状态和“0” 状态。

通常将 Q = 1和Q = 0 称为“1”状态,而把Q = 0和Q = 1称为“0” 状态。

3).当输入信号不发生变化时,触发器状态稳定不变。

4).在一定输入信号作用下,触发器可以从一个稳定状态转移到另一个稳定状态。

按其逻辑功能,触发器可分为:RS 触发器,JK 触发器、D 触发器、T 触发器和T ’触发器。

各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1: 名称 逻辑符号次态方程RS 触发器Q R S Q n +=+1=⋅S R 0 (约束方程)JK 触发器1n n n Q JQ KQ +=+D 触发器D Q n =+1T 触发器1n n Q T Q +=⊕T ’ 触发器1n n Q Q +=把一种已有的触发器通过加入转换逻辑电路,可以转换成为另一种功能的触发器。

2.同步时序逻辑电路的分析同步时序逻辑电路的分析步骤如下:1.由给定的逻辑电路图写出下列各逻辑方程式: (1)各触发器的特性方程。

(2)各触发器的驱动方程。

(3)时序电路的输出方程。

2.将驱动方程代入相应触发器的特性方程,求得电路的状态方程(或次态方程)。

3.根据状态方程和输出方程,列出该时序电路的状态表,画出状态转换图或时序图。

4.根据电路的状态转换图说明该时序逻辑电路的逻辑功能。

3.典型的时序逻辑电路在数字系统中,最典型的时序逻辑电路是寄存器和计数器。

1)寄存器寄存器是用来存储数据或运算结果的一种常用逻辑部件。

寄存器的主要组成部分是在双稳态触发器基础上加上一些逻辑门构成。

按功能分,寄存器分为数码寄存器和移位寄存器。

(完整版)时序逻辑电路习题与答案

(完整版)时序逻辑电路习题与答案

第12章时序逻辑电路自测题一、填空题1.时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。

2.按计数进制的不同,可将计数器分为、和N进制计数器等类型。

3.用来累计和寄存输入脉冲个数的电路称为。

4.时序逻辑电路在结构方面的特点是:由具有控制作用的电路和具记忆作用电路组成。

、5.、寄存器的作用是用于、、数码指令等信息。

6.按计数过程中数值的增减来分,可将计数器分为为、和三种。

二、选择题1.如题图12.1所示电路为某寄存器的一位,该寄存器为。

A、单拍接收数码寄存器;B、双拍接收数码寄存器;C、单向移位寄存器;D、双向移位寄存器。

2.下列电路不属于时序逻辑电路的是。

A、数码寄存器;B、编码器;C、触发器;D、可逆计数器。

3.下列逻辑电路不具有记忆功能的是。

A、译码器;B、RS触发器;C、寄存器;D、计数器。

4.时序逻辑电路特点中,下列叙述正确的是。

A、电路任一时刻的输出只与当时输入信号有关;B、电路任一时刻的输出只与电路原来状态有关;C、电路任一时刻的输出与输入信号和电路原来状态均有关;D、电路任一时刻的输出与输入信号和电路原来状态均无关。

5.具有记忆功能的逻辑电路是。

A、加法器;B、显示器;C、译码器;D、计数器。

6.数码寄存器采用的输入输出方式为。

A、并行输入、并行输出;B、串行输入、串行输出;C、并行输入、串行输出;D、并行输出、串行输入。

三、判断下面说法是否正确,用“√"或“×"表示在括号1.寄存器具有存储数码和信号的功能。

( )2.构成计数电路的器件必须有记忆能力。

( )3.移位寄存器只能串行输出。

( )4.移位寄存器就是数码寄存器,它们没有区别。

( )5.同步时序电路的工作速度高于异步时序电路。

( )6.移位寄存器有接收、暂存、清除和数码移位等作用。

()思考与练习题12.1.1 时序逻辑电路的特点是什么?12.1.2 时序逻辑电路与组合电路有何区别?12.3.1 在图12.1电路作用下,数码寄存器的原始状态Q3Q2Q1Q0=1001,而输入数码D3D2D1D0=0110时,在CP的作用下,Q3Q2Q1Q0状态如何变化?12.3.2 题图12.2所示移位寄存器的初始状态为111,画出连续3个C P脉冲作用下Q2Q1Q0各端的波形和状态表。

触发器与时序逻辑电路

触发器与时序逻辑电路
用74LS161构成十二进制计数器
将状态1100 反馈到清零端 归零
将状态1011 反馈到清零端 归零
第2页
用异步归零构成十二进制计数器,存在一个极短暂的过渡状态1100。十二进制计数器从状态0000开始计数,计到状态1011时,再来一个CP计数脉冲,电路应该立即归零。然而用异步归零法所得到的十二进制计数器,不是立即归零,而是先转换到状态1100,借助1100的译码使电路归零,随后变为初始状态0000。
触发器有两个稳定的状态:“0”状态和“1’状态; 不同的输入情况下,它可以被置成0状态或1状态; 当输入信号消失后,所置成的状态能够保持不变。
第2页
1
2
3
4
10.1 触发器
一对具有互非关系的输出端,其中Q 的状态称为触发器的状态。
第2页
1.1. RS触发器
一对输入端子均为低电或有效。
基本RS触发器
F1:在Q0为1时,再来一个CP计数脉冲才翻转,但在Q3为1时不得翻转;
第2页
F0:每来一个CP计数脉冲翻转一次; 选用4个CP下降沿触发的JK触发器F0、F1、F2 、F3。
10.2.2 十进制计数器
驱动方程
第2页
2、异步十进制加法计数器
第2页
由触发器组成的N进制计数器的一般分析方法是:对于同步计数器,由于计数脉冲同时接到每个触发器的时钟输入端,因而触发器的状态是否翻转只需由其驱动方程判断。而异步计数器中各触发器的触发脉冲不尽相同,所以触发器的状态是否翻转除了考虑其驱动方程外,还必须考虑其时钟输入端的触发脉冲是否出现。
状态转换真值表
第2页
用上升沿触发的D触发器构成的4位异步二进制加法计数器及其波形图
F0每输入一个时钟脉冲翻转一次。 F1在Q0由1变0时翻转, F2在Q1由1变0时翻转, F3在Q2由1变0时翻转。

(完整版)触发器时序逻辑电路习题答案

(完整版)触发器时序逻辑电路习题答案

第4章 触发器4.3 若在图4.5电路中的CP 、S 、R 输入端,加入如图4.27所示波形的信号,试画出其Q 和Q 端波形,设初态Q =0。

SRCP图4.27 题4.3图解:图4.5电路为同步RS 触发器,分析作图如下:S RQ4.5 设图4.28中各触发器的初始状态皆为Q =0,画出在CP 脉冲连续作用下个各触发器输出端的波形图。

Q 11CPQ 3CPCPQ 2Q 6Q 4Q 5CP图4.28 题4.5图解:Q Q nn 111=+ Q Q n n 212=+ Q Q nn 313=+Q Q n n 414=+ Q Q n n 515=+ Q Q nn 616=+Q 1CP Q 2Q 3Q 4Q 5Q64.6 试写出 图4.29(a)中各触发器的次态函数(即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式),并画出在图4.29(b )给定信号的作用下Q 1 、Q 2的波形。

假定各触发器的初始状态均为Q =0。

1A BCP>1D C1=1A BQ 1Q 2Q 2(a)BA(b)图4.29题4.6图解:由图可见:Q B A AB Q n n 111)(++=+ B A Q n ⊕=+12B A Q 2Q 14.7 图4.30(a )、(b )分别示出了触发器和逻辑门构成的脉冲分频电路,CP 脉冲如图4.30(c )所示,设各触发器的初始状态均为0。

(1)试画出图(a )中的Q 1、Q 2和F 的波形。

(2)试画出图(b )中的Q 3、Q 4和Y 的波形。

Y(b )(c )CPQ 1Q 2(a )图4.30 题4.7图解: (a )Q Q nn 211=+ QQ nn 112=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效CPQ 1Q 2F(b )Q Q Q n n n 4313=+ Q Q Q n n n 4314=+ Q Q Y nn43=CP 3= CP 上降沿触发 CP 4= CP 下降沿触发CPQ 3Q 4Y4.8 电路如图4.31所示,设各触发器的初始状态均为0。

触发器、时序逻辑电路

触发器、时序逻辑电路

第12 章习题12-1填空题1. 数字电路分为组合逻辑和时序逻辑两大类。

2. 时序逻辑电路的输出取决于输入状态和输入前的输出状态,因此电路具有记忆功能。

触发器是构成时序逻辑电路的基本单元,其本身也由门电路构成,但其中包含有反馈环节,因此它是时序逻辑电路的基本单元。

3. 集成触发器的置1端可以根据需要预先将触发器置1,置0 端可以根据需要预先将触发器置0,而不受时序脉冲的同步控制。

4. 计数器统计的是CP脉冲的个数,它有3种分类方法,按计数进位不同,分为二进制、十进制和任意进制计数器;按计数规律不同,分为加法、减法和可逆计数器;按计数器中触发器翻转是否同步分为同步计数器和异步计数器,其中同步计数器的计数速度较快。

5. 寄存器是一种能够接收、暂存、传递数码或指令等信息的逻辑部件,它一般由触发器构成,且每个触发器只能存储1 位二进制信息。

6. 半导体存储器有两种,一种称为随机存取存储器,简称RAM;另一种称为只读存储器,简称ROM。

7. 存储器的存储容量是指存储器能够存储0 和1 的个数,一般用字数×位数来表示。

字数指字线的数目,位数指数据线的总的数目。

8. 移位寄存器按移位方向的不同分为左移寄存器、右移寄存器和双向移位寄存器。

9. 在所有触发器中,JK 触发器的逻辑功能是最完善的,它没有同步触发器的空翻现象,也没有同步触发器状态不定的现象,而且比D触发器和T触发器的功能齐全。

10. JK触发器的逻辑功能是J=0,K=0时,Q=0 ;J=0,K=1时,Q=0 ;J=1,K=0时,Q=1 ;J=1,K=1时,翻转。

输入信号过后保持输入信号到来时的功能称为记忆功能,翻转功能称为计数功能。

11. D触发器的逻辑功能可概括为输出端Q的状态永远与输入端D的状态相同,但在画波形图时应为D触发器的Q态与输入端的D态相同。

12. RS触发器的逻辑功能可概括为:R端和S端同时无效时,触发器保持原状态;R端和S端同时有效时,触发器处于不定状态;R端有效,S端无效时,触发器处于1状态;R端无效,S端有效时,触发器处于0 状态。

电工与电子技术习题参考答案第9章

电工与电子技术习题参考答案第9章

第9章时序逻辑电路习题解答9.1 d R端和d S端的输入信号如题9.1图所示,设基本RS触发器的初始状态分别为1和0两种情况,试画出Q端的输出波形。

题9.1图解:9.2 同步RS触发器的CP、R、S端的状态波形如题9.2图所示。

设初始状态为0和1两种情况,试画出Q端的状态波形。

题9.2图解:9.3 设主从型JK触发器的初始状态为0,J、K、CP端的输入波形如题9.3图所示。

试画出Q端的输出波形(下降沿触发翻转)。

解:如题9.3图所示红色为其输出波形。

第9章时序逻辑电路225题9.3图9.4 设主从型JK触发器的初始状态为0,J、K、CP端输入波形如题9.4图所示。

试画出Q端的输出波形(下降沿触发翻转)。

如初始状态为1态,Q端的波形又如何?解:如题9.4图所示红色为其输出波形。

题9.4图9.5 设维持阻塞型D触发器的初始状态为0,D端和CP端的输入波形如题9.5图所示,试画出Q端的输出波形(上升沿触发翻转)。

如初始状态为1态,Q端的波形又如何?解:如题9.5图所示红色为其输出波形。

第9章时序逻辑电路226题9.5图9.6 根据CP时钟脉冲,画出题9.6图所示各触发器Q端的波形。

(1)设初始状态为0;(2)设初始状态为1。

(各输入端悬空时相当于“1”)题9.6图解:第9章时序逻辑电路2279.7 题9.7图所示的逻辑电路中,有J和K两个输入端,试分析其逻辑功能,并说明它是何种触发器。

题9.7图=⋅⋅⋅=⋅+⋅解:由图得D Q F J Q Q F J QJ K Q n D Q n+10 0 0 0 00 0 1 1 10 1 0 0 00 1 1 0 01 0 0 1 11 0 1 1 11 1 0 1 11 1 1 0 0此电路为D触发器和与非门组成的上升沿触发的JK触发器。

9.8 根据题9.8图所示的逻辑图和相应的CP、d R、D的波形,试画出Q1和Q2端的输出波形。

设初始状态Q1=Q2=0。

题9.8图解:第9章时序逻辑电路2289.9 试用4个D触发器组成一个四位右移移位寄存器。

第14章触发器和时序逻辑电路-习题

第14章触发器和时序逻辑电路-习题

第14章 触发器和时序逻辑电路A 选择题14.1.1 触发器如图14.01所示,设初始状态为0,则输出Q的波形为图14.02中的( )。

图14.01 习题14.1.1的图 图14.02 习题14.1.1的图14.1.2 触发器如图14.03所示,设初始状态为0,则输出Q的波形为图14.04中的( )。

图14.03 习题14.1.2的图 图14.04 习题14.1.2的图14.1.3 图14.05所示的触发器具有( )功能。

(1)保持 (2)计数 (3)置1图14.05 习题14.1.3的图14.1.4 在图14.06所示的电路中,触发器的原状态Q1Q0=01,则在下一个CP作用下,Q1Q0为( )。

(1)00 (2)01 (3)10图14.06 习题14.1.4的图 图14.07 习题14.1.5的图14.1.5在图14.07所示的电路中,触发器的原状态Q1Q0=00,则在下一个CP作用下,Q1Q0为( )。

(1)00 (2)01 (3)1014.3.1 图14.08所示的是( )计数器。

(1)七进制 (2)八进制 (3)九进制图14.08 习题14.3.1的图14.4.1 由555定时器组成的单稳态触发器如图14.4.2(a)所示,若加大电容C的电容值,则( )。

(1)增大输出脉冲u0的幅度(2)增大输出脉冲u0的宽度(3)对输出脉冲u0无影响14.4.2 由555定时器组成的多谐振荡器如图14.4.3(a)所示,欲使振荡频率增高,则可( )。

(1)减小C (2)增大R1,R2 (3)增大U CCB基本题14.1.6 当基本RS触发器D R和D S端加上图14.09所示的波形时,试画出Q端的输出波形。

设初始状态为0和1两种情况。

14.1.7 当可控RS触发器CP,S和R端加上图14.10所示的波形时,使画出Q端的输出波形。

设初始状态为0和1两种情况。

图14.09 习题14.1.6的图 图14.10 习题14.1.7的图14.1.8 当主从型JK触发器的CP,J、K端分别加上图14.11所示的波形时,试画出Q端的输出波形。

数字电子技术基础第四章习题及参考答案

数字电子技术基础第四章习题及参考答案

数字电子技术基础第四章习题及参考答案第四章习题1.分析图4-1中所示的同步时序逻辑电路,要求:(1)写出驱动方程、输出方程、状态方程;(2)画出状态转换图,并说出电路功能。

CPY图4-12.由D触发器组成的时序逻辑电路如图4-2所示,在图中所示的CP脉冲及D作用下,画出Q0、Q1的波形。

设触发器的初始状态为Q0=0,Q1=0。

D图4-23.试分析图4-3所示同步时序逻辑电路,要求:写出驱动方程、状态方程,列出状态真值表,画出状态图。

CP图4-34.一同步时序逻辑电路如图4-4所示,设各触发器的起始状态均为0态。

(1)作出电路的状态转换表;(2)画出电路的状态图;(3)画出CP作用下Q0、Q1、Q2的波形图;(4)说明电路的逻辑功能。

图4-45.试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0,并说明它的功能(假设初态Q0Q1=00)。

CPQ1Q0CP图4-56.分析如图4-6所示同步时序逻辑电路的功能,写出分析过程。

Y图4-67.分析图4-7所示电路的逻辑功能。

(1)写出驱动方程、状态方程;(2)作出状态转移表、状态转移图;(3)指出电路的逻辑功能,并说明能否自启动;(4)画出在时钟作用下的各触发器输出波形。

CP图4-78.时序逻辑电路分析。

电路如图4-8所示:(1)列出方程式、状态表;(2)画出状态图、时序图。

并说明电路的功能。

1C图4-89.试分析图4-9下面时序逻辑电路:(1)写出该电路的驱动方程,状态方程和输出方程;(2)画出Q1Q0的状态转换图;(3)根据状态图分析其功能;1B图4-910.分析如图4-10所示同步时序逻辑电路,具体要求:写出它的激励方程组、状态方程组和输出方程,画出状态图并描述功能。

1Z图4-1011.已知某同步时序逻辑电路如图4-11所示,试:(1)分析电路的状态转移图,并要求给出详细分析过程。

(2)电路逻辑功能是什么,能否自启动?(3)若计数脉冲f CP频率等于700Hz,从Q2端输出时的脉冲频率是多少?CP图4-1112.分析图4-12所示同步时序逻辑电路,写出它的激励方程组、状态方程组,并画出状态转换图。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

第21章时序逻辑电路
S13101B
在逻辑电路中,任意时刻的输出状态仅取决于该时刻输入信号的状态,而与信号作用前电路的状态无关,这种电路称为。

因此,在电路结构上一般由
组合而成。

解:
组合逻辑电路,门电路
S13102B
在任何时刻,输出状态仅仅决定于同一时刻各输入状态的组合,而与电路以前所处的状态无关的逻辑电路称为,而若逻辑电路的输出状态不仅与输出变量的状态有关,而且还与系统原先的状态有关,则称其为。

解:
组合逻辑电路,时序逻辑电路。

S13102I
在同步计数器中,各触发器的CP输入端应接时钟脉冲。

解:
同一
S13201B
有四个触发器的二进制计数器,它的计数状态有( )。

A. 8
B. 16
C. 256
D. 64
解:
B
S13104B
个逻辑电路,如果某一给定时刻t的输出不仅决定于该时刻t的输入,而且还决定于该时刻前电路所处的状态,则这样的电路称为电路。

解:
时序
S13105B
一个逻辑电路,如果某一给定时刻t的稳态输出仅决定于该时刻的输入,而与t前的状态无关,则这样的电路称为电路。

解:
组合
S13106B
按触发器状态更新方式划分,时序电路可分为和两大类。

解:
同步、异步
S13108B
计数器中有效状态的数目,称为计数器的。

解:
模或长度
S13106N
如图所示电路是 步 进制计数据。

解: 异,十六 S13107N
如图所示电路是 步,长度为 的 法计数器。

解:
异,8,加 S13108N
在如图所示电路中,若将第二级、第三级触发器的CP 改接在21Q Q 、上,则该电路是 步,长度为 的 法计数器。

解:
异,8,减 S13110N
如图所示电路是 步,长度为 的 法计数器。

解:
异,4,加 S13111N
如图所示电路是 步,长度为 的 法计数器。

解:
异,8,减
S13103G
电路如图所示,若在输出端Y 得到10kHz 的矩形波,则该电路时钟脉冲CP 的频率是 。

解: 40kHz
S13104G
同步十进制计数器74160的功能表如表所示,根据功能表可知,由74160芯片构成的如图所示电路,其长度为 的计数器。

四位同步十进制计数器74160的功能表
解: 8
S13105G
对如图所示电路,若将0123D D D D 连接为0010,
则该计数器的为长度为 。

若将0123D D D D 连接为0100,则该电路是长度为 的计数器。

解: 6,4 S13106G
由74160构成的计数器如图所示,则该电路是长度为 的计数器。

解: 7
CP D R LD
EP ET 工作状态 × 0 × × × 置零 ↑(上升沿) 1 0 × × 预置数
× 1 1 0 1 保持 × 1 1 × 1 保持(C=0) ↑(上升沿) 1 1 1 1 计数
S13110G
电路如图所示,该电路是步,长度为的计数器,电路自启动。

解:
同,3,能够
S13401B
分别用方程式、状态转换图和
时序图,表示如图所示电路的功
能。

解:
(1) 方程式:
驱动方程:
1
1
=
J,1
1
=
K;n
Q
J
1
2
=,n
Q
K
1
2
=;
输出方程:
n
n Q
Q
Y
2
1
=,
状态方程:
n
n
n
n
n
n
n
n
n
Q
Q
Q
Q
Q
Q
Q
Q
Q
1
1
1
2
1
2
1
2
1
1
2
=

=
+
=
+
+

(2) 状态图如图(a)
(3) 时序图如图(b)
S13401G
如图所示电路。

写出它的方程式,画出状态转换图和时序图,并说明电路的功能。

解:
(1) 方程式:
驱动方程: 1
31212
133121,,1,,1Q K Q K K Q Q J Q Q J J ======;
状态方程: n n n n n n n n n n n
n n n Q Q Q Q Q Q K Q J Q Q Q Q Q Q Q K Q J Q Q Q K Q J Q 313213333132
12312222121111111+=+=+=+==+=+++;
(2) 状态图
(3) 时序图
(4)功能说明:该电路是同步六进制递增计数器。

计数器。

S13402B
分析下图时序电路的逻辑功能,写出电路驱动方程、状态方程,画出状态转换图。

解:
驱动方程:
n
Q
J
2
1
=,1
1
=
K,n Q
J
1
2
=,1
2
=
K;
状态方程:
n
n
n Q
Q
Q
2
1
1
1
=
+

n
n
n Q
Q
Q
2
1
1
2
=
+

状态转换图:
S13402G
分析电路
(1) 问该电路是同步电路还是异步电路
(2) 画出状态转换图,并说明电路的逻辑功能。

(3) 若三个触发器都换
成用下降沿触发的JK触发
器,要实现同样的功能电路
如何联接
解:
(1) 异步时序电路。

(2) 逻辑功能为:三位进制加法计数器。

(3) 电路如下图所示:
S13402I
分析图中所示的时序电路。

写出电路的驱动方程和状态方程;
画出完整的状态转换图,画出时序图(至少有六个CP )。

假设触发器的初态均为0。

解:
31Q J =,11=K n
n n Q Q Q 1311
=+ 驱动方程: 122Q K J == ;状态方程: n
n n n n Q Q Q Q Q 212112+=+ ; 213Q Q J =,13=K n
n n n Q Q Q Q 32113=+
状态转换图(a),时序图(b)。

S13402N
电路如图所示,画出状态图,检查电路能否自启动。

并说明电路的逻辑功能。

解:
(1) 状态转换图:
(2) 电路可自启动。

(3) 电路为同步五进制加法计数器。

32Q Q Y =
S13502G
试分析图中所示电路的功能,画出状态转换图和在CP 作用下输出端的波形图。

解:
1,1321==K Q Q J n n 驱动方程: 31212,n
n n Q Q K Q J ⋅==
133==K J
↓=+11
321
1
CP Q
Q Q Q n n
n n CP CP CP ==21
状态方程: (
)

+=+22
31211
2
CP Q Q Q Q Q Q n
n
n
n
n n
↓=+33
1
3
CP Q Q n
n n Q CP 23=
状态转换图:
时序图:
该电路是七进制加法计数器。

S13403N
同步时序电路如图所示,分析该电路的功能。

解:
1=X ,该电路为一同步二进制减法计数器(2位);
X,该电路为一同步二进制加法计数器。

S13404N
由JK触发器组成的异步计数器电路如图所示,分析该电路为几进制计数器。

解:
该电路为一异步六进制计数器。

S13405N
由JK触发器组成的同步计数器电路如图所示,分析该电路为几进制计数器、能否自行启动。

解:
该电路为一同步六进制计数器,能够自行启动。

相关文档
最新文档