时序逻辑电路习题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
触发器
一、单项选择题:
(1)对于D触发器,欲使Q n+1=Q n,应使输入D=。
A、0
B、1
C、Q
D、
(2)对于T触发器,若原态Q n=0,欲使新态Q n+1=1,应使输入T=。
A、0
B、1
C、Q
(4)请选择正确的RS触发器特性方程式。
A、
B、
C、 (约束条件为)
D、
(5)请选择正确的T触发器特性方程式。
A、
B、
C、
D、
(6)试写出图所示各触发器输出的次态函数(Q
)。
n+1
A、
B、
C、
D、
(7)下列触发器中没有约束条件的是。
A、基本RS触发器
B、主从RS触发器
C、同步RS触发器
D、边沿D触发器
二、多项选择题:
(1)描述触发器的逻辑功能的方法有。
A、状态转换真值表
B、特性方程
C、状态转换图
D、状态转换卡诺图
(2)欲使JK触发器按Q n+1=Q n工作,可使JK触发器的输入端。
A、J=K=0
B、J=Q,K=
C、J=,K=Q
D、J=Q,K=0
(3)欲使JK触发器按Q n+1=0工作,可使JK触发器的输入端。
A、J=K=1
B、J=0,K=0
C、J=1,K=0
D、J=0,K=1
(4)欲使JK触发器按Q n+1=1工作,可使JK触发器的输入端。
A、J=K=1
B、J=1,K=0
C、J=K=0
D、J=0,K=1
三、判断题:
(1)D触发器的特性方程为Q n+1=D,与Q
无关,所以它没有记忆功能。()
n
(2)同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻。
()
(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。()
(8)同步RS触发器在时钟CP=0时,触发器的状态不改变( )。
(9)D触发器的特性方程为Q n+1=D,与Q n无关,所以它没有记忆功能( )。
(10)对于边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次( )。
四、填空题:
(1)触发器有()个稳态,存储8位二进制信息要
()个触发器。
(2)在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的(),触发方式为()式或()式的触发器不会出现这种现象。
(3)按逻辑功能分,触发器有()、()、()、()、()五种。
(4)触发器有()个稳定状态,当=0,=1时,称为()状态。
时序逻辑电路
一、单项选择题:
(2)某512位串行输入串行输出右移寄存器,已知时钟频率为4MHZ,数据从输入端到达输出端被延迟多长时间?
A、128µs
B、256µs
C、512µs
D、1024µs
(3)4个触发器构成的8421BCD码计数器共有()个无效状态。
A、6
B、8
C、10
D、4
(4)四位二进制计数器模为
A、小于16
B、等于16
C、大于16
D、等于10
(5)利用异步预置数端构成N进制加法计数器,若预置数据为0,则应将()所对应的状态译码后驱动控制端。
A、N
B、N-1
C、N+1
(7)采用集成中规模加法计数器74LS161构成的电路如图所示,选择正确答案。
A、十进制加法计数器
B、十二进制加法计数器
C、十五进制加法计数器
D、七进制加法计数器
(8)采用74LS90异步分频十进制计数器构成的电路如图所示,选择正确答案。
A、七进制加法计数器
B、十二进制加法计数器
C、十五进制加法计数器
D、六进制加法计数器
(9)指出下列各种触发器中,不能组成移位寄存的触发器。
A、基本RS触发器
B、同步RS触发器
C、主从JK 触发器
D、维持阻塞D触发器
二、判断题:
(1)同步时序电路由组合电路和存储器两部分组成。()
(2)同步时序电路具有统一的时钟CP控制。()
(3)异步时序电路的各级触发器类型不同。()
(4)环形计数器如果不作自启动修改,则总有孤立状态存在。()
(5)设计一个同步、模为五的计数器,需要5个触发器( )。
三、填空题(6小题,共7.5分)
(1)寄存器按照功能不同可分为两类:()寄存器和
()寄存器。
(2)时序逻辑电路按照其触发器是否有统一的时钟控制分为()时序电路和()时序电路。
(3)表示时序逻辑电路功能的方法主要有:()、
()、()、()和
()等。
(4)寄存器要存放n位二进制数码时,需要()个触发器。
(5)一个N进制计数器也可以称为()分频器。
(6)数字电路按照是否有记忆功能通常可分为两类:()、()。
(7)()是组成寄存器和移位寄存器的基本单元电器,而一个触发器可存放()位二进制代码,一个n位的数码寄存器和移位寄存器需由()个触发器组成。
(8)4位移位寄存器,经过()个CP脉冲后可将4位串行输入数据全部串行输入到寄存器内,再经过()个CP可以在串行输出端依次输出该4位数据。
四、解答题:
(1)JK触发器组成图所示电路。分析该电路是几进制计数器?画出电路的状态转换图。
(2)D触发器组成的同步计数电路如图所示。分析电路功能,画出电路的状态转换图。说明电路的特点是什么。
(3)试分析图的计数器在M=1和M=0时各为几进制。
(4)分析图给出的电路,说明这是多少进制的计数器,两片之间多少进制。74LS161的功能表见题5.10。