东南大学 数电实验报告 FPGA时序逻辑电路
东南大学数字电路实验报告
东南大学电工电子实验中心实验报告数字逻辑设计实践实验一数字逻辑电路实验基础学院电气工程学院指导老师团雷鸣地点 104姓名学号实验日期得分__________1．实验目的（1〕认识数字集成电路，能鉴别各种种类的数字器件和封装；（2〕学习查找器件资料，经过器件手册认识器件；（3〕认识脉冲信号的模拟特点，认识示波器的各种参数及其对测量的影响，认识示波器探头的原理和参数，掌握脉冲信号的各项参数；（4〕认识逻辑解析的根根源理，掌握虚假逻辑解析的使用方法；（5〕掌握实验箱的结构、功能，面包板的根本结构、掌握面包板连接电路的根本方法和要求；（6〕掌握根本的数字电路的故障检查和消除方法。
2．必做实验〔1〕复习仪器的使用， TTL 信号参数及其测量方法用示波器测量并记录频率为 200KHz的 TTL 信号的上升沿时间、下降沿时间、脉冲宽度和高、低电平值。
接线图理论仿真 TTL 图像TTL 实验数据表格测量次数第一次第二次上升时间下降时间正脉宽μsμs负脉宽μsμs高电平低电平〔2〕节实验：电路安装调试与故障消除要求：测出电路对应的真值表，并进行模拟故障排查，记录故障设置情况和排查过程。
接线图真值表F=1，G=1序号S1B1S2B2L 000001 100011 200100 300111 401001 501011 601100 701111 810000 910010 1010100 1110110 1211001 1311011 1411100 1511111思虑题①能否用表格表示U2 8 脚输出端可能出现1 的全部情况当 F=0，G=0或 F=0， G1或 F=1，G=0时，输出端为 1当 F=1，G=1时见下表序号S1B1S2B2100002000130011401005010160111711008110191111② 存在一个使报警器信号灯连续接通的故障，它与输入的状态没关。
那么，什么是最有可能的故障？答：两个集成电路 74HC00与 74HC20未加工作电压 VCC并接地，造成集成电路无法工作， L 素来为低电平， Led 发光。
东南大学计算机组成原理实验报告
实验一门电路一、实验目的1.验证常用TTL集成门电路逻辑功能。
2.掌握各种门电路的逻辑符号。
3.掌握Quartus软件的使用。
4.了解集成电路的外引线排列及其使用方法。
二、实验原理和电路集成逻辑门电路是最简单、最基本的数字集成元件。
任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。
目前已有门类齐全的集成门电路，例如“与门”、“或门”、“非门”、“与非门”、“或非门”等。
掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。
TTL门电路TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广。
在后面的实验中采用74系列TTL集成电路。
它的工作电压为5V±0.5V，逻辑高电平1时≥2.4V，低电平0时≤0.4V。
三、实验内容和步骤TTL门电路逻辑功能验证1、首先建立工程（以后每个实验都要分别建立）。
按图1在Quartus软件中调入相应的标准门电路，并把输入端，输出端分别设置好。
2、新建波形文件，按状态表1中“与”一栏输入A、B（0、1）信号，观察输出结果（发光二极管亮为1，灭为0）填入表1中。
3、按同样的方法，验证“或门”7432，“与非门”7437，“反相器”7404的逻辑功能，并把结果填入表1中。
4、Quartus仿真结果（功能防真和时序防真）(a) 与门Q=A•B 功能仿真时序仿真(a) 与门Q=A•B(b) 或门Q=A﹢B 功能仿真时序仿真(b) 或门Q=A﹢B(c) 与非门Q= A•B功能仿真时序仿真(c) 与非门Q= A•B(d) 反相器Q= A功能仿真时序仿真(d) 反相器Q= A 表1 逻辑功能表实验二译码器一、实验目的1、掌握译码器的工作原理和特点。
2、熟悉常用译码器的逻辑功能和应用。
二、实验原理和电路所谓“译码”就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。
三、实验内容和步骤译码器实验译码器选用74138，其引脚排列见附录。
时序逻辑电路
东南大学电工电子实验中心实验报告课程名称：数字逻辑设计实践第4次实验实验名称：时序逻辑设计院（系）：生物科学与医学工程学院专业：生物医学工程（7年制）姓名：吴华珍学号：11210102实验室：104 实验组别：无同组人员：无实验时间：2011年11月30日评定成绩：审阅老师：一．实验目的（1）掌握时序逻辑电路的一般设计过程；（2）掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；（3）掌握时序逻辑电路的基本调试方法；（4）熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
二．必做实验（1）4.4节实验：触发器设计时序逻辑电路内容2．广告流水灯题目：用触发器、组合函数器件和门电路设计一个广告流水等，该流水灯由8个LED组成，工作始终为1暗7亮，且这一暗灯循环右移。
A、写出设计过程，画出设计过程中的电路图，按图连接电路。
分析题目可知，分别存在第一盏灯亮，第二盏灯亮等八种状态，用三位二进制将其编码，用000-111分别表示8中状态，在用3-8译码器译码。
根据分析，电路的状态转化表为：即为计时器。
异步触发：同步触发：J0=K0=1J1=K1=Q0J2=K2=Q1Q0B、将单脉冲加到系统时钟端，静态验证实验电路。
观察：将单脉冲加到系统时钟端，每按一次单脉冲，熄灭的灯想右移一位。
C、将TTL连续信号脉冲信号加到系统时钟端，用示波器观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
内容3．智力竞赛抢答器电路设计如下：清零端：R0=R1=R2=内容5．序列发生器题目：用触发器设计一个具有自启动功能的01011序列信号发生器。
A、写出设计过程，画出电路逻辑图。
分析电路，电路一次输出10011，其状态转化表为：B、搭接电路，并用单脉冲静态验证实验结果。
加单个脉冲，电路一次输出01011；C、加入TTL连续脉冲，用示波器观察并记录时钟脉冲CLK、序列输出端的波形（2）4.6节实验：用时序功能块设计时序电路内容1．简易数字钟题目：设计一个只有小时和时钟功能的简易数字钟。
东南大学数字电路实验报告(五)
东南大学电工电子实验中心实验报告课程名称：数字逻辑电路实验第五次实验实验名称：时序逻辑电路设计院（系）：电气工程专业：电气工程及自动化姓名：学号：实验室: 104 实验时间：2013年12月13日评定成绩：审阅教师：一、实验目的1.掌握时序逻辑电路的一般设计过程；2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；3.掌握时序逻辑电路的基本调试方法；4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
二、实验原理1.时序逻辑电路的特点（与组合电路的区别）：——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。
2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器）触发器实现状态机（流水灯中用到）3.时序电路中的时钟1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端）2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。
4.常用时序功能块1)计数器（74161）a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联b)序列发生器——通过与组合逻辑电路配合实现（计数器不必考虑自启动）2)移位寄存器（74194）a)计数器（一定注意能否自启动）b)序列发生器（还是要注意分析能否自启动）三、实验内容1.广告流水灯a.实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
①写出设计过程，画出设计的逻辑电路图，按图搭接电路。
②将单脉冲加到系统时钟端，静态验证实验电路。
③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
b．实验数据①设计电路。
1）问题分析流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。
FPGA组合逻辑设计
东南大学电工电子实验中心实验报告课程名称：计算机结构与逻辑设计实验第二次实验实验名称：FPGA组合逻辑设计院（系）：吴健雄学院专业：工科试验班姓名：学号：实验室: 103 实验组别：同组人员：实验时间：2018年11月01 日评定成绩：审阅教师：一、实验目的1.掌握使用ISE软件的基本方法，包括设计原理图、功能仿真和时序仿真、管脚绑定等。
2.了解竞争与险象出现的原因，通过ISE 仿真观察波形的毛刺。
3.理解数码管的原理。
二、实验原理（主要写用到的的理论知识点，不要长篇大论）1.ISE软件的相关操作。
2.竞争与险象出现的原因。
三、实验内容必做实验：①在ISE中用原理图输入方法，用一个4选1数据选择器实现如下逻辑函数：∑)(m,8,5,2,1,0(YDCBA=)13,1210,2.函数表达式(预习时完成)：Y D BA C A DC B=++降维：3.电路原理图(预习时完成)：4.仿真结果：5.测试方案：进行管脚绑定，DCBA四个输入与使用大拨码开关。
输出端Y使用LED灯。
数据分析：符合真值表②在ISE中用原理图输入方法，实现如图所示与非门，并利用ISE的软件仿真功能完成以下实验。
电路原理图(预习时完成)：a)输入A为10ns的时钟信号，输入B = ‘1’，查看器件数据手册，在I/O Bank1中选择3个器件管脚分别分配给A、B、Y。
观察并记录功能仿真和时序仿真下Y的输出波形，并对结果进行分析。
仿真结果：1.功能仿真：2.时序仿真：绑定的管脚如下数据分析：功能仿真无延时，时序仿真延时约1.653ns。
可见同一块I/O Bank中存在延时。
符合预估情况。
b)查看器件数据手册，在I/O Bank1中选择2个器件管脚分别分配给A、B，I/O Bank2中选择1个器件管脚分配给Y，重复a的实验内容中的时序仿真部分。
绑定的管脚如下：仿真结果：数据分析：延时约1.655ns，可见在不同I/O Bank 之间传输比相同的I/O Bank中延时时间长。
数电实验报告-时序逻辑电路
课程名称：数字电子技术基础实验指导老师：樊伟敏成绩：__________________ 实验名称：时序逻辑电路实验实验类型：设计类同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）四、操作方法和实验步骤五、实验数据记录和处理六、实验结果与分析（必填）七、讨论、心得一、实验目的和要求1. 加深理解时序电路的工作原理。
2. 掌握同步时序逻辑电路的设计与调试方法。
3. 了解集成时序逻辑电路的应用。
4. 提高分析实验中出现的问题的能力，学习自启动电路的设计方法。
二、主要仪器与设备实验选用集成电路芯片：74LS00（与非门）、74LS55（与或非门）、74LS74（双D触发器）、74LS107（双J—K 触发器），74LS161中规模集成计数器，GOS-6051 型示波器，导线，SDZ-2 实验箱。
三、实验内容和原理、数据记录1. 用74LS107型J-K触发器和74LS11三输入与非门设计一个8421BCD码的同步十进制加法计数器并进行实验。
实验原理：手写实验名称：时序逻辑电路实验 姓名： 学号：实验结果：10进制计数器可以正常工作。
2. 用74LS74双D 触发器二片和74LS55或非门三片设计一个三相脉冲分配电路并进行实验。
要求：用环形计数器来构成一个可逆三相脉冲分配电路。
电路的三个输出分别用A 、B 、C 表示，当可逆分配控制端X=“1” 时，输出相序为：A ⇒AB ⇒B ⇒BC ⇒C ⇒AC ⇒A …当可逆分配控制端X=“0” 时，输出相序为：A ⇒AC ⇒C⇒BC ⇒B ⇒AB ⇒A …实验原理：手写实验名称：时序逻辑电路实验 姓名： 学号：实验结果：当x=1时，用示波器观察的波形：仿真得到的波形图：QcQbQbQaQaCP实验名称：时序逻辑电路实验姓名：学号：3. 用74LS161中规模集成计数器和74LS00型与非门，设计一个数字钟电路，分两步分别连接60进制和24进制计数器。
东南大学信息工程数字电路与系统第6次实验报告
数字规律电路试验第六次试验报告试验题目试验日期广告流水灯2023 年12 月19 日一、试验题目广告流水灯。
用时序器件、组合器件和门电路设计一个广告流水灯，该流水灯由8 个LED 组成，工作时始终为1 暗7 亮，且这一个暗灯循环右移。
1)写出设计过程，画出设计的规律电路图，按图搭接电路；2)验证明验电路的功能；3)将1 秒连续脉冲信号加到系统时钟端，观看并记录时钟脉冲CP、触发器的输出端Q2、Q1、Q0 的波形。
二、试验原理用时序规律电路产生模8 的计数，再用译码器输出凹凸电平，最终LED 灯与译码器的8 个输出引脚相连，实现流水灯。
三、设计过程给出74161 的状态转移真值表0 0 0 0 0 0 0 10 0 0 1 0 0 1 00 0 1 0 0 0 1 10 0 1 1 0 1 0 00 1 0 0 0 1 0 10 1 0 1 0 1 1 00 1 1 0 0 1 1 10 1 1 1 1 0 0 01 0 0 0 1 0 0 11 0 0 1 1 0 1 01 0 1 0 1 0 1 11 0 1 1 1 1 0 01 1 0 0 1 1 0 11 1 0 1 1 1 1 01 1 1 0 1 1 1 11 1 1 1 0 0 0 0观看状态转移真值表可知，的一个周期是的两个周期，也就是说在猎取模8 计数时，可以直接承受，故分别与73138 译码器的CBA 相连，Multisim 仿真如下面包板实现电路如下：左边为74161 芯片，右边为74138 芯片电路板接线如下：红线为高电平，黑线为低电平，绿线为时钟Pocketlab 接线如下四、测试方法及测试结果红线高电平接p1,绿线时钟接p0,黑线接地，翻开pocketlab 开关，设置p0 为时钟，p1 输出高电平，run.观看到流水灯现象。
再依据如下的接线方式，将Q2 Q1 Q0 分别接入p4 p5 p6,设置p4 p5 p6 为输入，观看规律的波形图。
时序电路应用实验报告(3篇)
第1篇一、实验目的1. 理解时序电路的基本概念和组成，掌握时序电路的设计方法和分析方法。
2. 掌握计数器、寄存器、移位寄存器等时序电路的应用。
3. 熟悉FPGA开发环境，能够使用Quartus II设计工具进行时序电路的设计和仿真。
二、实验原理时序电路是数字电路中的一种重要电路，它能够根据输入信号的变化，产生一系列有序的输出信号。
时序电路主要由触发器、逻辑门和时钟信号组成。
1. 触发器：触发器是时序电路的基本单元，具有存储一个二进制信息的功能。
常见的触发器有D触发器、JK触发器、T触发器等。
2. 逻辑门：逻辑门用于实现基本的逻辑运算，如与、或、非、异或等。
3. 时钟信号：时钟信号是时序电路的同步信号，用于控制触发器的翻转。
三、实验内容1. 计数器设计（1）设计一个3位同步二进制加计数器。
（2）设计一个3位同步二进制减计数器。
2. 寄存器设计使用74LS74触发器设计一个双向移位寄存器。
3. 移位寄存器设计使用74LS74触发器设计一个单向移位寄存器。
4. 环形计数器设计使用74LS74触发器设计一个环形计数器。
5. 可控分频器设计使用Verilog HDL语言设计一个可控分频器，实现时钟信号的分频功能。
四、实验步骤1. 使用Quartus II设计工具创建工程，并添加所需的设计文件。
2. 根据实验原理，编写时序电路的Verilog HDL代码。
3. 编译代码，并生成测试平台。
4. 在测试平台上进行仿真，验证时序电路的功能。
5. 将设计下载到FPGA，进行硬件实验。
6. 记录实验结果，分析实验现象。
五、实验结果与分析1. 计数器实验结果（1）3位同步二进制加计数器：按照时钟信号的变化，计数器能够从000计数到111。
（2）3位同步二进制减计数器：按照时钟信号的变化，计数器能够从111减到000。
2. 寄存器实验结果使用74LS74触发器设计的双向移位寄存器，能够实现数据的左移和右移功能。
3. 移位寄存器实验结果使用74LS74触发器设计的单向移位寄存器，能够实现数据的左移功能。