数字集成电路基本单元与版图

与非门输入端只要有一个为低电平，输出高电平。为保证这 种情况下仍能获得所需的上升时间，M1、M2的宽长比与反 相器中的PMOS管相同，即（W/L）M1\M2 =（W/L）P
根据得到的等效反相器的晶体管尺寸，就可以直接获得与非 门中各晶体管的尺寸。
30
9.2.3 CMOS传输门和开关逻辑
开关： MOS导通，源漏极呈现低电阻连通。 MOS截止，源漏极呈现高电阻断开。 开关打开时，可进行信号传输—传输门
Is-s= 0 Pdc= 0
Is-s 0 Ptr 0
●对于模拟信号，CMOS反相器必须工作在B区和D区之间，反相
器支路始终有电流流通，
Is-s> 0， Pdc> 0 。
●直流导通电流Ids随输入输出电流的变化而变化， 在Vin=Vdd/2时最大。
16
20
电路特点
1）静态功耗低
CMOS反相器稳定工作，总是有一个MOS管处于截止状态，流过的电流为极小的 漏电流，因而静态功耗很低，有利于提高集成度。
VGSP Vi - VDD VDSP Vo - VDD
PMOS的衬底接最高电位Vdd。
NMOS的源极接地， 漏极接高电位； PMOS的源极接Vdd， 漏极接低电位。
VGSN Vi VDSN Vo
输入信号Vi对两管来说， 都是加在g和s之间， 但是由于NMOS的s接地， PMOS的s接 Vdd， 所以Vi对两管来说参考电位是不同的。
（a）电路图，（b）漏极连线，（c）电源与地线连线，（d）栅极与输入输出连线
b) 各器件端点之间所画的线表示连接，对于任何立体的连接用两条线的简单 相交来表示。 物理版图中必须关心不同边线层之间物理上的相互关系。物理结构上必须有一 种实现漏极之间连接的方法。 c) 用金属线和接触孔制作接到电源和地的简单连线。 d) 电源线和地线通常采用金属线，共用的栅极采用简单的多硅条制作，加上 衬底接触孔。
控制信号C 、C分别控制P、N管，使两管同时关断和开通。 PMOS管对输入信号S高电平的传输性能好，NMOS管对输入信号S低 电平的传输性能好，从而使S可以获得全幅度的传送而没有电平损失。
器件源端、漏端位置随传输的是高电平或低电平而发生变化，并导致 VGS的参考点-源极位置相应变化。 判断源极、漏极位置的基本原则是电流的流向。 NMOS管，电流从漏极流向源极。 PMOS管，电流从源极流向漏极。 为防止PN结正偏，NMOS的P型衬底接地，PMOS的N型衬底3接1 VDD.
IDSP -IDSN
6
结构特征
低电平
Vin=0 → Vout=VDD VGSn=0 <VTn → NMOS 截止 VSGp=VDD>-VTp → PMOS 导通
高电平
NMOS、PMOS交替导通
Vin=VDD → Vout=0 VGSn=VDD >VTn → NMOS导通 VSGp=0<-VTp → PMOS 截止
18
i) Vi从1到0, CL充电。
在此过程中，NMOS和PMOS源、漏极间电压的变化过程为： Vdsn：0Vdd |Vdsp|：Vdd0 ，即 123原点
19
考虑到上拉管导通时先为饱和状态而后为非饱和状 态，故输出脉冲上升时间可分为两段来计算。
<
恒流充电
线性充电
20
a、饱和状态时 假定VC(0-)=0, 恒流充电时间段有
和一个无穷大的NMOS管截止电阻的串联分
1
压电路，输出高电平。
0
INA、 INB 均为高电平时，M3 、M4导通，M1 、 M2截止，形成从OUT到地的通路，阻断输出 OUT到VDD的通路。 一个有限的NMOS管导通电阻（下拉电阻，单 个NMOS导通电阻的二倍）和一个无穷大的 PMOS管截止电阻的分压电路，输出低电平。
对于NMOS有 对于PMOS有
Vi < Vtn Vi > Vtn
截止 导通
Vi > Vdd - |Vtp| Vi < Vdd - |Vtp|
截止 导通
对输入和输出信号而言，PMOS和NMOS是并联的
在直流电路上，PMOS和NMOS串联连接在Vdd 和地之间，因而有 Vdsn - Vdsp = Vdd
逻辑集成电路系列 超高速集成电路
功耗：大 ED型NMOS
集成度：高
1990年以前集成电路的主流
MOS晶体管 CMOS
功耗：小 集成度：高 高速
目前集成电路的主流技术
BiCMOS
功耗：小 高速集成电路
比CMOS速度高
◆主要性能指标：1工作速度（延时）
2集成度（数量、种类）
3功耗
4噪声容限
2
9.1 TTL基本电路
而且还可以提高电路的抗辐射指标。
34
9.2.4 三态门
三态：高电平（逻辑1）、低电平（逻辑0）、高阻抗状态。 高阻态相当于隔断状态（电阻很大，相当于开路），没有任何逻辑控 制功能。
10
11
（2） B区： Vtn Vi Vdd/2 NMOS导通，处于饱和区，等效于一个电流源：
NMOS平方率跨导因子 PMOS等效于非线性电阻：
2
PMOS平方率跨导因子 在Idsn的驱动下，Vdsn自Vdd下降, |Vdsp|自0V开始上升。
11
（3）C区： Vi Vdd/2
NMOS导通，处于饱和区， PMOS也导通， 处于饱和区， 均等效于一个电流源。
4）负载能力强（较强的容性负载驱动能力）
5）CMOS非门传输延迟较大，且它们均与电源电压有关。
电源电压越高，CMOS电路的传输延迟越小，功耗越大。
6）利用P、N管交替通、断来获取输出高、低电压的，而不像单管那样为保证VOL 足够低而确定PN管尺寸，CMOS反相器输出与晶体管尺寸无关，是无比电路。
17
15
CMOS反相器的转移特性和稳态 支路电流
●对于数字信号，CMOS反相器静态时， 或工作在A区， 或E区。
Vi = 0 (I = 0) Vi = Vdd (I = 1)
Vo = Vdd Vo = 0
(O=1) (O=0)
●从一种状态转换到另一 (I = 0) (I = 1)
种状态时，有：
(I =1) (I = 0)
Idsn从NMOS的d流向s，是正值, Idsp从PMOS的d流向s，是负值8 。
8
工作区域 把PMOS视为NMOS的负载，可以像作负载线一样，把PMOS的特 性做在NMOS的特性曲线上。
9
（1） A区：0 Vi Vtn
NMOS截止 Idsn = 0 PMOS导通 Vdsn = Vdd Vdsp = 0
1. TTL反相器
单端信号变为双端信号
中间驱 输入级 动电路 输出级
输入端—高电平，输出低电平。 输入端—低电平，输出高电平。
3
2. TTL与非门
每一个发射极能各自独立 地形成正向偏置的发射结， 并可促使T1进入放大或饱 和区。 两个或多个发射极可并联 构成一大面积的组合发射。
电路图
符号
具有多发射极晶体管的3输入端与非门电路
两个电流必须相等，即 Idsn = Isdp，所以
反相器比 例因子
12
13
如果n=p，且有 Vtn= -Vtp，则有
Vi = Vdd/2
n 2.5p，所以应有
Wp/Lp 2.5 Wn/Ln
对称：n=p，Vtn= -Vtp和Vi = Vdd/2，有 Vo = Vdd/2
理想反相器
积分得
21
25
b、 非饱和状态
线性充电时间段 积分得
总的充电时间为，tr=tr1+tr2 ，如果 Vtn =- Vtp = 0.2 Vdd，则
22
ii) Vi从0到1, CL放电
NMOS的导通电流开始为饱和状态而后转为非饱和状态， 与上面类似，输出脉冲的下降时间也可分为两段来计算。
23
27
a、饱和状态
假定VC(0-)=Vdd，恒流放电时间段有，
积分
24
28
b、非饱和状态
线性放电时间段
总的放电时间为 tf= tf1+ tf2 如果Vtn = 0.2 Vdd，则 如果Vtn = |Vtp|，n=p，则tr = tf。CMOS的输出波形将是对称的。
25
4.CMOS反相器的版图
反相器电路图到符 号电路版图的转换
具体方法：
将与非门中M3、M4的串联结构等效为反相器中的NMOS晶体 管，将并联的M1、M2等效为PMOS的宽长比为（W/L）N和 （W/L）P。
M3、M4串联，为保证下降时间不变， M3、M4的等效电阻必 须缩小一半，即宽长比必须比反相器中的NMOS的宽长比增 加一倍，即（W/L）M3\M4 =2（W/L）N
3. CMOS反相器的瞬态特性
研究瞬态特性与研究静态特性不同的 地方在于必须考虑负载电容（下一级 门的输入电容）的影响。
脉冲电路上升，下降和延迟时间的定义
tr： (Vo=10%VomaxVo=90%Vomax) tf： (Vo=90%VomaxVo=10%Vomax) td： (Vi=50%VimaxVo=50%Vomax)
比(n/p)对输入输出特性的影响
13
（4） D区： Vdd/2 Vi Vdd/2 +Vtp
与B区情况相反： PMOS导通，处于饱和区, 等效一个电流源：
NMOS等效于非线性电阻：
14
16
（5） E区：Vi Vdd +Vtp PMOS截止， NMOS导通。
Vdsn = 0 |Vdsp| = Vdd Idsp = 0
2）抗干扰能力强
由于其阈值电压VT=1/2VDD，在输入信号变化时，过渡区变化陡峭，所以低电平噪 声容限和高电平噪声容限近似相等。约为0.45VDD。
3）电源电压工作范围宽，电源利用率高。
标准CMOS 电路的电源电压范围很宽，可在3～18V范围内工作。当电源电压变化 时，与电压传输特性有关的参数基本上都与电源电压呈线性关系。 CMOS反相器的输出电压摆幅大，因此，电源利用率很高。
任一输入端为低电平，输出高电平。 全部输入端为高电平，输出低电平。
L ABC
4
3. TTL或非门
电路图
符号
两个输入端为低电平，输出高电平。
L A B AB
一个输入端为高电平，输出低电平。
5
9.2 CMOS基本门电路及版图实现
9.2.1 CMOS反相器
1. 电路图
NMOS和PMOS的衬底是分开的， NMOS的衬底接最低电位地，
26
31
9.2.2 CMOS与非门和或非门
（a）二输入与非门
（b）二输入或非门
27
√ ×
0
1
×√
0
×√
1
二输入与非门
INA（ INB ）为低电平时，M2 (M1) 导通， M3 (M4)截止，形成从VDD到输出OUT的通路， 阻断了OUT到地的通路。
√ × 一个有限的PMOS管导通电阻（上拉电阻）
第九章 数字集成电路基本单元
9.1 TTL基本电路 9.2 CMOS基本门电路 9.3 数字电路标准单元库设计 9.4 焊盘输入输出单元 9.5 了解CMOS存储器
1
◆ 数字集成电路的基本电路的主要特征和用途
器件类型
电路类型 主要特征
用途
TTL 双极型晶体管
ECL
功耗：大 集成度：低
功耗：最大 超高速
不论控制信号C是什么状态， 两个传输门总有一个处于导 通传送状态，以传送信号A 或B到输出端。
两个传输门构成的开关逻辑与或门
●减小元件数，减小芯片面积，减小门的级数，提高电路速度。 ●传输门仅仅起到信号的开关作用，它不能像普通的逻辑门那样有输 入输出间的隔离作用和输出驱动作用，因此多级门级联将受到限制。
由于在静态下无论Vin是高电平还是低电平，两管中总有一个截 止，且截止时阻抗极高，流过两管的静态电流很小，因此CMOS 反相器的静态功耗非常低，这是CMOS电路最突出的优点。
7
2. 输出特性
在电路中，PMOS和NMOS地位对等，功能互补 它们都是驱动管，都是有源开关，互为负载
它们都是增强型 MOSFET
32
B
两个传输门、一个反相器
（a）异或门电路
（b）异或非门电路
B=1 输出 F A
B=0 输出 F=A
33
不同功能的线或电路
E
E
AB为输入端的或非门 C为输入的反相器 组成线或 E为高电平 反相电路与输出隔离，输出或非门的结果 E为低电平 反相器直接接到输出，或非门电路与输出隔离
直接将传送开关接入或非门和反相器电路，不仅节省芯片面积，
wk.baidu.com28
二输入或非门
INA、 INB 都为低电平时，输出高电平。 有一个为高电平或二者皆为高电平时， MOS管电阻分压的结果是输出低电平。
两个NMOS管全导通时（并联关系）的等效 下拉电阻是单管导通电阻的一半。
29
与非门电路的设计方法
与非门的等效反相器设计：根据晶体管的串并联关 系，再根据等效反相器中相应晶体管的尺寸，直接 获得与非门中各晶体管的尺寸。