《计算机组成原理》第3章习题答案
计算机组成原理—习题解答(第三章)
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.9
3.9 在DRAM存储器中为何将地址分为行地址和列地址？ 采用这种双向地址后，需要增加哪些器件？给DRAM存储 器的性能带来哪些方面的影响？
内对存储器刷新的次数：8ms / 128us = 62.5遍，所以61.5遍是 多余； ⑸ 128×0.5us = 64us,死时间为64us。
Copyright ©2012 Computer Organization Group. All rights reserved.
⑴ 画出地址空间分配图，并在图中标出译码方案； ⑵ 画出该存储器的原理性组成逻辑图；并与CPU总线相连。
题解：
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.11
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.5
3.5 某DRAM芯片存储器周期为250ns，要求每毫秒刷新 64次。若刷新周期与存储周期相同，请问刷新时间占存储 器总操作时间的百分比是多少？
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.10
题解：
⑴ 64K×32位 / 16K×8位 = 4×4 = 16片； ⑵ 见下页； ⑶ 8ms / 128 = 62.5us，刷新周期为62.5us，128个刷新周期； ⑷ 分散式对存储器刷新一遍用时128×0.5us×2=128us，在8ms
第3章习题答案 计算机组成原理课后答案(清华大学出版社 袁春风主编)
• 64 •
10100 10101 +0 0 1 1 0 11010 10101 10101 01011 +00110 11011 01011 10110 10111 +00110 11100 10111 11001 01111 +00110 11111 01111 11110 11111 +00110 00100 11110 +00000 + 1 00100 11111 所以，[X/Y] 补=11111，余数为 00100。
商的数值部分为：00001。所以，[X/Y]原=00001 (最高位为符号位)，余数为 0100。 （5） 将 10 和–6 分别表示成补码形式为：[10] 余数寄存器 R 余数/商寄存器 Q 00000 01010 +11010 11010 01010
补 补
先对被除数进行符号扩展，[10] 补=00000 01010，[6] 补 = 0 0110 说 明 开始 R0 = [X] R1=[X] +[Y] R1 与[Y]同号，则 q5 =1
6．设 A4A1 和 B4B1 分别是四位加法器的两组输入，C0 为低位来的进位。当加法器分别采用串行进位和先 行进位时，写出四个进位 C4 C1 的逻辑表达式。 参考答案： 串行进位： C1 = X1C0+Y1C0 + X1 Y1 C2 = X2C1+Y2C1 + X2 Y2 C3 = X3C2+Y3C2 + X3 Y3 C4 = X4C3+Y4C3 + X4 Y4 并行进位： C1 = X1Y1 + (X1+Y1)C0 C2 = X2Y2 + (X2 +Y2) X1Y1 + (X2+Y2) (X1+Y1)C0 C3 = X3Y3 + (X3 + Y3) X2Y2 + (X3 + Y3) (X2 + Y2) X1Y1 + (X3 + Y3) (X2 + Y2)(X1 + Y1)C0 C4=X4Y4+(X4+Y4)X3Y3+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1+(X4+Y4)(X3+Y3) (X2+Y2)(X1+Y1)C0 7．用 SN74181 和 SN74182 器件设计一个 16 位先行进位补码加/减运算器，画出运算器的逻辑框图，并给出 零标志、进位标志、溢出标志、符号标志的生成电路。 参考答案（图略） ：
计算机组成原理第三章课后习题参考答案
第三章（P101）1．(1)M 4832*220= 字节 (2)片84*28*51232*1024==K K(3)1位地址作芯片选择2. (1)个内存条4264*264*222426==(2)328*264*22242=每个内存条内共有32个DRAM 芯片 (3)4*32 = 128个主存共需要128个DRAM 芯片，CPU 通过由高位地址选择各内存条。
3. (1)首先计算所需芯片数目：168*232*21416=片 芯片容量为16K ，所以芯片内部寻址需14位；四个芯片组成一组形成32个位线，共需4组，需2位地址进行组间寻址； 其中使用一片2：4译码器；所以所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行 如果采用分散刷新，则每1us 只能访存一次，也不行 所以采用异步式刷新方式。
假定16K*8位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.5us ，可取刷新信号周期15us 。
刷新一遍所用时间＝15us ×128＝1.92ms4. (1)片328*12832*1024 K K ，共分8组，每组4片；地址线共20位，其中组间寻址需3位，组内17位； (2)(3)如果选择一个行地址进行刷新，刷新地址为A 0-A 8，因此这一行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期（即512行）。
采用异步刷新方式，刷新信号周期为：8ms/512 = 15.5us 。
注：存储器由128K*8位的芯片构成，分8组，每组4片，组内芯片并行工作，需17条地址线进行寻址，其中X 行线为9根，Y 位线为8根，29=512行。
5. 用256K*16位的SRAM 芯片设计1024K*32的存储器，需进行字位同时扩展方式继续拧设计，所需芯片数目:片816*25632*1024 K K ，设计的存储器容量为1M ，字长为32，故需20位地址（A0~A19）；所用芯片存储容量为256K ，字长为16位，故片内寻址需18位（A0~A17）。
计算机组成原理 第3章 习题参考答案
计算机组成原理第3章习题参考答案1. （1）B （2）D （3）B （4）C （5）D （6）C （7）A （8）B2. 解：（1）0.00111 （2）0.11001 （3）-0.101003. 解：[X+Y]变补 = （312022）8[X-Y]变补= （110000）8 溢出（两符号位01）4. 解：（运算过程请参考书中例题）（1）1，101011000010（2）0，000011010010（3）1，000011010010（4）0，0110001110015. 解：（运算过程请参考书中例题）（1）[X/Y]原=1，11000；余=0.10101*2-5=1，11010；余=0.11010*2-5（2）[X/Y]原=1，10000；余=0.01011*2-5（3）[X/Y]原（4）溢出6. 答：原码一位乘法运算过程中，每一步相加的和有可能往前有进位，所以部分积的符号位用一位，以保留往前的进位，然后再进行右移操作；原码两位乘法中的运算过程使用了补码运算，由于有乘2运算，也就是往左移操作，每一步相加的和有可能往前有进位，且有可能影响两个符号位，所以部分积的符号位要三位，以保留往前的进位，然后进行右移操作时可以根据最高符号位确定往右补的编码。
7. 答：运算器的基本结构应包括以下几个部分：(1) 能实现算术和逻辑运算功能的部件ALU；(2) 存放待加工的信息或加工后的结果信息的通用寄存器组；(3) 按操作要求控制数据输入的部件：多路开关或数据锁存器；(4) 按操作要求控制数据输出的部件：输出移位和多路开关；(5) 计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与发送器通常是由三态门构成的。
8. 答：浮点加减运算的运算步骤包括：对阶、求和、规格化、舍入、溢出判断。
规则及示例请见书中“浮点加减法运算”一节。
9. 解：原码加减交替法的规则是：当余数为正时，商上1，余数左移一位，减除数绝对值得新余数；当余数为负时，商上0，余数左移一位，加除数绝对值得新余数。
计算机组成原理三章图文稿
计算机组成原理三章集团文件版本号：（M928-T898-M248-WU2669-I2896-DQ586-M1988）第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条 (2) 每个内存条内共有多少DRAM 芯片(3) 主存共需多少DRAM 芯片 CPU 如何选择各内存条 解：(1) 共需条4641664226=⨯⨯M 内存条(2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0D 7、D 8D 15、D 16D 23和D 24D 31，其余同名引脚互连)，需要低14位地址(A 0A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
(完整版)计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
计算机组成原理 课后答案 第三章系统总线
第3章系统总线1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？P41答：总线是连接多个部件共享的信息传输线，是各部件共享的传输介质。
总线传输的特点是：某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接受相同的信息。
为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。
2.总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用,是单向的，还是双向的，他们与机器字长、存储字长、存储单元有何关系？答：总线的分类：（1）按数据传送方式分：并行传输总线和串行传输总线；（2）按总线的使用范围分：计算机总线、测控总线、网络通信总线等；（3）按连接部件分：片内总线、系统总线和通信总线。
系统总线是指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。
按系统总线传输信息不同，可分为3类：数据总线、地址总线和控制总线。
（1）数据总线：数据总线是用来传输个功能部件之间的数据信息，它是双向传输总线，其位数与机器字长、存储字长有关，一般为8位、16位或32位。
（2）地址总线：地址总线主要是用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址，地址总线上的代码是用来指明CPU欲访问的存储单元或I/O端口的地址，由CPU输出，是单向的，地址线的位数与存储单元的个数有关，如地址线有20根，则对应的存储单元个数为220。
（3）控制总线：控制总线是用来发出各种控制信号的传输线，其传输是单向的。
3.常用的总线结构有几种？不同的总线结构对计算机的性能有什么影响？举例说明。
答：总线结构通常有单总线结构和多总线结构。
（1）单总线结构是将CPU、主存、I/O设备都挂在一组总线上，允许I/O 设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。
这种4.为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？答：总线判优控制解决多个部件同时申请总线时的使用权分配问题；常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。
解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?解：X= (24一K)×26一[L/26]双操作数指令的最大指令数：24一1。
单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。
无操作数指令的最大指令数：216一212一26。
其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。
此时双操作数和单操作数指令各仅有1条。
4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。
解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条二地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。
6．指令中地址码的位数与直接访问的主存容量和最小寻址单位有什么关系?解：主存容量越大，所需的地址码位数就越长。
对于相同容量来说，最小寻址单位越小，地址码的位数就越长。
7．试比较间接寻址和寄存器间址。
解：间接寻址方式的有效地址在主存中，操作数也在主存中；寄存器间址方式的有效地址在寄存器中，操作数在主存中。
所以间接寻址比较慢。
8．试比较基址寻址和变址寻址。
解：基址寻址和变址寻址在形成有效地址时所用的算法是相同的，但是它们两者实际上是有区别的。
一般来说，变址寻址中变址寄存器提供修改量(可变的)，而指令中提供基准值(固定的)；基址寻址中基址寄存器提供基准值(固定的)，而指令中提供位移量(可变的)。
这两种寻址方式应用的场合也不同，变址寻址是面向用户的，用于访问字符串、向量和数组等成批数据；而基址寻址面向系统，主要用于逻辑地址和物理地址的变换，用以解决程序在主存中的再定位和扩大寻址空间等问题。
在某些大型机中，基址寄存器只能由特权指令来管理，用户指令无权操作和修改。
9．某机字长为16位，主存容量为64K字，采用单字长单地址指令，共有50条指令。
若有直接寻址、间接寻址：变址寻址、相对寻址四种寻址方式，试设计其指令格式。
解：操作码6位，寻址方式2位，地址码8位。
10．某机字长为16位，主存容量为64K字，指令格式为单字长单地址，共有64条指令。
试说明：(1)若只采用直接寻址方式，指令能访问多少主存单元?(2)为扩充指令的寻址范围，可采用直接／间接寻址方式，若只增加一位直接／间接标志，指令可寻址范围为多少?指令直接寻址的范围为多少?(3)采用页面寻址方式，若只增加一位z／c(零页／现行页)标志，指令寻址范围为多少?指令直接寻址范围为多少?(4)采用(2)、(3)两种方式结合，指令的寻址范围为多少?指令直接寻址范围为多少?解：因为计算机中共有64条指令，所以操作码占6位，其余部分为地址码或标志位。
(1)若只采用直接寻址方式，地址码部分为10位，指令能访问的主存单元数为210=1K 字。
(2)若采用直接／间接寻址方式，将增加了一位直接／间接标志，地址码部分为9位，指令直接寻址的范围为29=0．5K字，指令可寻址范围为整个主存空间216=64K字。
(3)若采用页面寻址方式，将增加一位z／c(零页／现行页)标志，所以指令直接寻址范围仍为29=0．5K字，指令寻址范围仍为216=64K字。
(4)此时将需要@和z／c两个标志位，所以指令直接寻址范围为28=0．25K字，指令寻址范围仍为216=64K字。
11．设某机字长32位，CPU有32个32位的通用寄存器，设计一个能容纳的单字长指令系统。
(1)如果是存储器间接寻址方式的寄存器一存储器型指令，能直接寻址的空间是多少?(2)如果采用通用寄存器作为基址寄存器，能直接寻址的最大主存空间又是多少?解：因为计算机中共有64条指令，所以操作码占6位；32个通用寄存器，寄存器编号占5位；其余部分为地址码或标志位。
(1)如果是存储器间接寻址方式的寄存器一存储器型指令，操作码6位，寄存器编号5位，间址标志1位，地址码20位，直接寻址的最大主存空间是220字。
(2)如果采用通用寄存器作为基址寄存器，EA=(Rb)+A，能直接寻址的最大主存空间是232字。
12．已知某小型机字长为16位，其双操作数指令的格式如下：其中：OP为操作码，R为通用寄存器地址。
试说明下列各种情况下能访问的最大主存区域有多少机器字?(1)A为立即数。
(2)A为直接主存单元地址。
(3)A为间接地址(非多重间址)(4)A为变址寻址的形式地址，假定变址寄存器为R1(字长为16位)。
解： (1)1个机器字。
(2)256个机器字。
(3)65536个机器字。
(4)65536个机器字。
13．计算下列4条指令的有效地址(指令长度为16位)。
(1)000000Q(2)l00000Q(3)170710Q(4)012305Q假定：上述4条指令均用八进制书写，指令的最左边是一位间址指示位@(@=O，直接寻址；@=1，间接寻址)，且具有多重间访功能；指令的最右边两位为形式地址；主存容量215单元，下表为有关主存单元的内容(八进制)。
解：(1)000000Q因为指令的最高位为0，故为直接寻址，EA=A=00000Q。
(2)100000Q因为指令的最高位为1，故指令为间接寻址。
(00000)=100002，最高位仍为1，继续间接寻址，(00002)=054304，其最高位为0，表示已经找到有效地址，EA=54304Q。
(3)170710Q因为指令的最高位为1，故指令为间接寻址。
(00010)=100005，最高位仍为1，继续间接寻址。
(00005)=100001，最高位仍为1，继续间接寻址。
(00001)=046710，其最高位为0，表示已找到有效地址，EA=46710Q。
(4)012305Q因为指令的最高位为0，故为直接寻址，EA=A=00005Q。
14．假定某机的指令格式如下：其中：Bitll=1：间接寻址；Bit8=1：变址寄存器I1寻址；Bit7=1：变址寄存器I2寻址；Bit6(零页／现行页寻址)：Z／C=0，表示O页面；Z／C=1，表示现行页面，即指令所在页面。
若主存容量为212个存储单元，分为26个页面，每个页面有26个字。
设有关寄存器的内容为 (PC)=0340Q (11)=11llQ (12)=0256Q试计算下列指令的有效地址。
(1)1046Q(2)2433Q(3)32150(4)1111Q解：(1)1046Q=001 000 100 110因为4个标志位均为0，故为直接寻址，EA=A=0046Q。
(2)2433Q一010 100 011 011因为Bit8(I1)=1，故为变址寄存器1寻址，EA=(I1)+A=1111+33=1144Q。
(3)3215Q=011 010 001 101因为Bit7(I2)=1，故为变址寄存器2寻址，EA=(I2)+A=0256+15=0273Q。
(4)111lQ一001 001 001 001因为Bit6(z／C)=1，故为当前页寻址，EA=(PC)H∥A=03∥11=0311Q。
15．假定指令格式如下：，其中：D／I为直接／间接寻址标志，D／I=0表示直接寻址，D／I=1表示间接寻址。
其余标志位同题14说明。
若主存容量为216个存储单元，分为28个页面，每个页面有28个字。
设有关寄存器的内容为(I1)=002543Q (I2)=063215Q (PC)=004350Q试计算下列指令的有效地址。
(1)152301Q(2)074013Q(3)161123Q(4)140011Q解：(1) 152301Q =1 101 010 011 000 001因为Bit10(I2)=1，故为变址寄存器2寻址，EA=(I2)+A=063215+301=063516Q。
(2) 074013Q=0 111 100 000 001 011因为Bit11(I1)=1，故为变址寄存器1寻址，EA=(I1)+A=002543+013=002556Q。
(3) 161123Q=1 110 001 001 010 011因为Bit9(z／C)=1，故为当前页寻址，EA=(PC)∥A=994123Q。
(4)140011Q=1 100 000 000 001 001因为4个标志位均为O，故为直接寻址，EA=A=000011Q。
16．举例说明哪几种寻址方式除去取指令以外不访问存储器?哪几种寻址方式除去取指令外只需访问一次存储器？?完成什么样的指令，包括取指令在内共访问4次存储器?解：除去取指令外不访问存储器：立即寻址，寄存器寻址。
除去取指令外只需访问一次存储器：直接寻址，寄存器间接寻址，变址寻址，基址寻址，相对寻址，页面寻址。
二级间接寻址包括取指令在内共访问4次存储器。
17．设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量，用补码表示，假设当前转移指令第一字节所在的地址为2000H，且CPU每取一个字节便自动完成(PC)+1一PC的操作。
试问当执行JMP*+8和JMP*一9指令(*为相对寻址特征)时，转移指令第二字节的内容各为多少?转移的目的地址各是什么?解：转移指令第二字节的内容分别为：00001000(+8)，11110111(一9)转移的目的地址分别为：200AH，1FF9H。