VHDL语言入门
VHDL入门教程
VHDL入门教程VHDL（Very High-speed Integrated Circuit HardwareDescription Language）是一种用于设计数字电路的硬件描述语言。
它是IEEE 1076标准中规定的一种语言，广泛应用于数字电路的设计、仿真和综合等领域。
本文将为大家介绍VHDL的基础知识和入门教程。
一、VHDL的基本概念1. 实体（Entity）：VHDL代码的最高层次，用于定义模块的输入、输出和内部信号。
2. 架构（Architecture）：定义了实体中的各个信号和组合逻辑的行为。
3. 信号（Signal）：表示数据在电路中的传输和操作。
4. 进程（Process）：定义了组合逻辑的行为，用于描述信号之间的关系。
5. 实体声明（Entity Declaration）：用于描述模块的名称、输入、输出和内部信号。
6. 架构声明（Architecture Declaration）：用于描述模块的内部逻辑。
二、VHDL的基本语法1.实体声明语法：```entity entity_name isport ( port_list );end entity_name;```其中，entity_name是实体的名称，port_list是实体的输入、输出和内部信号。
2.架构声明语法：```architecture architecture_name of entity_name issignal signal_list;beginprocess (sensitivity_list)begin--逻辑行为描述end process;end architecture_name;```其中，architecture_name是架构的名称，entity_name是实体的名称，signal_list是架构的内部信号，sensitivity_list是触发事件的信号列表。
三、VHDL的基本例子下面以一个简单的4位加法器为例介绍VHDL的编写和仿真流程。
第四讲VHDL语言基础知识
关键词 VHDL 实体 逻辑功能
此两处必须同名
逻辑行为描述
1、实体
格式
ENTITY 实体名 IS [GENERIC ( 类属表 );] [PORT ( 端口表 );] END 实体名;
说明
实体说明所设计的逻辑电路的输入、输 出信号及其特性（输入(in)输出(out)、双向 (inout)、buffer）
•文件（FILES）是传输大量数据的客体，包含一些专门数据 类型的数值。
对象说明的一般格式是： <对象类型> < 标识符表>：<子类型说明> <信号种类>： =<表达式>; 说明 标识符 <子类型说明>是类型名或类型名加限制条件 <信号种类>为BUS或REGISTER，该项为任选项 ：=<表达式>为对象赋初值
IS
一个包集合由包集合标题和包集合体两 大部分组成。 包集合体是一个可选项。
5、库
格式
LIBRARY 库名； USE 库名. 程序包名. All；
USE语句的使用有两种常用格式： USE 库名.程序包名.项目名 ； USE 库名.程序包名.ALL ；
VHDL库的种类
• IEEE库：IEEE标准库, 是按IEEE组织制定的 工业标准进行编写的， 是内容丰富的资源库 使用需声明 • •STD_LOGIC_1164 程序包 •STD_LOGIC_ARITH 程序包 •STD_LOGIC_UNSIGNED 程序包
STD库：VHDL标准库，STANDARD和 TEXTIO程序包即收入在STD库中 使用无需声明
VHDL库的种类
• • •
ASIC库：EDA厂商提供库 使用需声明 WORK库：现行作业库，当前工作目录的所有设计 使用无需声明 USER库：用户自定义库 使用需声明
第1章VHDL语言基础
位矢量（BIT_VECTOR）。若端口定义为BIT，则其信号值 是一个1位的二进制数，取值只能是0或1；若端口定义为 BIT_VECTOR，则其信号值是一组二进制数。
➢ 在电路中，如果实体代表一个器件符号，则结构体描述了 这个符号的内部行为。当把这个符号例化成一个实际的器 件安装到电路上时，则需用配置语句为这个例化的器件指 定一个结构体(即指定一种实现方案)，或由编译器自动选一 个结构体。
1. 结构体的一般语句格式 ARCHITECTURE 结构体名 OF 实体名 IS [说明语句;] BEGIN [功能描述语句;] END [ARCHITECTURE] [结构体名]；
1.1 VHDL程序基本结构
一、VHDL程序设计约定 ➢ 语句结构描述中方括号“[ ]”内的内容为可选内容。 ➢ 对于VHDL的编译器和综合器来说，程序文字的大小写是不
加区分的。 ➢ 程序中的注释使用双横线“- -”。 ➢ 源程序命名与实体同名（MAX+plus Ⅱ要求）。
二、VHDL程序设计引例（ 74LS00的设计 ）
③ 信号赋值语句将设计实体内的处理结果向定义的信号或界面 端口进行赋值。
④ 子程序调用语句用于调用一个已设计好的子程序。
⑤ 元件例化语句对其他的设计实体作元件调用说明，并将此元 件的端口与其他的元件、信号或高层次实体的界面端口进行 连接。
A
A NAND2
Y
Y
B
B
(a)
A1
A NAND2
U1 Y
Y1
B1
B
A2
A NAND2
VHDL语言基础
VHDL语⾔基础VHDL语⾔基础1 数据对象数据对象包括常量、变量、信号和⽂件四种类型1.1 常量常量是对某⼀常量名赋予⼀个固定的值，⽽且只能赋值⼀次。
通常赋值在程序开始前进⾏，该值的数据类型则在声明语句中指明--定义常量语句：--Constant 常数名:数据类型:=表达式Constant Vcc:real:=5.2; --指定Vcc的数据类型是实数，赋值为5.0VConstant bus_width:integer:=8; --定义总线宽度为常数8常量所赋的值应和定义的数据类型⼀致；常量在程序包、实体、构造体或进程的说明性区域必须加以说明。
定义程序包内的常量课提供所包含的任何实体、构造体所引⽤，定义在实体说明内的常量只能在该实体内可见，定义在进程说明内的常量只能在该实体内可见，定义在进程说明区域中的常量只能在该进程内可见1.2 变量变量只能在进程语句、函数语句和过程语句结构中使⽤。
变量的赋值是直接的，⾮预设的。
变量不能表达“连线”或储存原件，不能设置传输延迟量--定义变量语句--Variable 变量名:数据类型:=初始值;Variable count:integer 0 to 255:=20; --定义count整数变量，变化范围0-255，初始值为20--变量赋值语句--⽬标变量名:=表达式;x:=10.0; --实数变量赋值为10.0Y:=1.5+x; --运算表达式赋值，表达式必须与⽬标变量的数据类型相同A(3 to 6):=("1101") --位⽮量赋值1.3 信号信号表⽰逻辑门的输⼊或输出，类似于连接线，也可以表达存储元件的状态。
信号通常在构造体、程序包和实体中说明--信号定义语句--Signal 信号名:数据类型:=初始值Signal clock:bit:='0'; --定义时钟信号，初始值为0Signal count:BIT_VECTOR(3 DOWNTO 0); --定义count为4位位⽮量--信号赋值语句⽬标信号名<=表达式;x<=9;Z<=x after 5 ns; --在5ns后将x的值赋给z2 数据类型2.1 VHDL的预定义数据类型类型定义说明布尔(Boolean)TYPE BOOLEAN IS (FALSE,TRUE);取值为FALSE和TRUE，不是数值，不能运算，⼀般⽤于关系运算符位(Bit)TYPE BIT IS ('0','1');取值为0和1，⽤于逻辑运算位⽮量(Bit_Vector)TYPE BIT_VECTOR IS ARRAY(Natural range<>)OF BIT;基于Bit类型的数组，⽤于逻辑运算字符(Character)TYPE CHARACTER IS (NUL,SOH,STX,...,'','!',...);通常⽤''引号引起来，区分⼤⼩写字符串(String)VARIABLE string_var:STRING(1 TO 7);string_var:="A B C D";通常⽤""引起来，区分⼤⼩写整数(Integer)variable a:integer range -63 to 63取值范围 -(231 -1)~(231-1)要求⽤RANGE⼦句为所定义的数限定范围，以便根据范围决定此信号或变量的⼆进制位数实数(Real)-取值范围-1.0E38~+1.0E38，仅可⽤于仿真不可综合时间(Time)-物理量数据，完整的包括整数和单位两个部分，⽤⾄少⼀个空格隔开，仅可⽤于仿真不可综合时间(Time)-开，仅可⽤于仿真不可综合错误等级(SeverityLevel)TYPE severity_level IS (NOTE、WARNING、ERROR、FAILURE);表⽰系统状态，仅可⽤于仿真不可⽤于综合类型定义说明2.2 IEEE预定义标准逻辑位与⽮量标准逻辑类型对数字逻辑电路的逻辑特性描述更加完整、真实，因此在VHDL程序中，对逻辑信号的定义通常采⽤标准逻辑类型标准逻辑位(Std_Logic)符号说明'U'Undefined(未初始化)'X'Forcing Unknown(强未知)'0'Forcing 0(强0)'1'Forcing 1(强1)'Z'High Impedance(⾼阻)'W'Weak Unknown(弱未知)'L'Weak 0(弱0)'H'Weak 1(弱1)'-'Don't Care(忽略)标准逻辑位⽮量(Std_Logic_Vector)基于Std_Logic类型的数组使⽤Std_Logic和Std_Logic_Vector要调⽤IEEE库中的Std_Logic_1164程序包；就综合⽽⾔，能够在数字器件中实现的是“-、0、1、Z”四种状态。
VHDL入门
第2章VHDL 入门2.1VHDL 程序结构一个完整的VHDL 程序的结构以及各如图2-1所示。
•图2-1VHDL 程序结构并非所有VHDL 程序都具有图2-1的语法结构。
理论上，只有ENTITY 和ARCHITECTURE 是程序所必备的；而在实际应用中，我们常常需要在定义ENITY 之前调用库和库中相应的程序包（只是“调用”，而不是“编写”程序包）。
因此，图2-2所示的这个VHDL 程序结构，是实际应用中最基本、最常见的程序结构，也是本书中大部分例程所用的结构。
•图2-2VHDL 程序基本结构例程2-1为2分频电路的VHDL程序，读者可以通过此程序的说明加深对VHDL程序基本结构的了解。
例程2-12分频电路LIBRARY IEEE;USE IEEE.Std_Logic_1164.ALL;ENTITY FreDevider ISPORT(Clock:IN Std_Logic;Clkout:OUT Std_Logic);END;ARCHITECTURE Behavior OF FreDevider IS SIGNAL Clk:Std_Logic;BEGINPROCESS(Clock)BEGINIF rising_edge(Clock)THENClk<=NOT Clk;END IF; END PROCESS; Clkout<=Clk; END;实体声明（Entity Declaration）结构体定义（Architecture Definition）库、程序包调用例程2-1的功能与例程1-1完全相同，只是程序中多了一行注释。
VHDL中的注释以双连字号“--”标识，类似于C语言中的“//”。
注释对程序结果无任何响应，但可以增加程序的可读性和可维护性。
需要注意的是，在MAX+plusII中，编辑汉字很容易出现乱码，不但影响程序的可读性，而且常常会影响整个程序的编译。
因此，建议读者在写程序注释的时候，尽量用英文（本书中所有例程的注释原为英文，考虑到读者的习惯，所以在编入书中时都译成中文）。
VHDL入门
元件声明
y1 : OUT BIT);
END COMPONENT;
1
COMPONENT or_2
位
PORT( i3, i4 : IN BIT;
全
y2 : OUT BIT); END COMPONENT;
加
COMPONENT xor_2
器
PORT( a, b : IN BIT;
c : OUT BIT);
END adder;
2、结构体
ARCHITECTURE <结构体名> OF <实体名> IS
[结构体说明部分]； BEGIN <并行处理语句>； END结构体名;
•ARCHITECTURE a OF adder IS •BEGIN •s<=a XOR b XOR cin; •co<=((a XOR b) AND cin) OR (a AND b); •END a;
体
说
s ,co : OUT BIT);
明
图二 实体说明的描述
u2
cin
=1
s
u1
u3 tmp
END adder; ARCHITECTURE a OF adder IS BEGIN
a
&2
b
=1 tmp
1 u4
u5
结
&
≥1
co
s<=a XOR b XOR cin;
构 体
图三 1位全加器的逻辑图
co<=((a XOR b) AND cin) OR (a AND b);
中，通过调用库 中的元件或已设 计好的模块来对 当前的设计进行
u5:or_2 PORT MAP (tmp2,tmp3,co); 描述。
VHDL语言基础
3.1 概 述
3.1.5 VHDL与其他硬件描述语言的比较
VHDL: 具有较强的系统级抽象描述能力，适合行为级和RTL
级的描述，设计者可不必了解电路细节，所以工作比较 少，效率高。但对综合器的要求高，不易控制底层电路 的生成。IEEEE标准，支持广泛。
RTL: Register Translate Level （寄存器传输级）
with input select drive<=B”1111110” when 0, drive<=B”0110000” when 1, drive<=B”1101101” when 2, drive<=B”1111001” when 3, drive<=B”1111110” when 4, drive<=B”0110000” when 5, drive<=B”1101101” when 6, drive<=B”1111001” when 7,, drive<=B”0110000” when 8, drive<=B”1101101” when 9,
1、程序包说明（包首）： 语法： package 程序包名 is { 包说明项 } end 程序包名；
包声明项可由以下语句组成： use 语句（用来包括其他程序包）； 类型说明；子类型说明；常量说明；信号说明；
子程序说明；元件说明。
例：程序包说明：
2、程序包包体 程序包的内容：子程序的实现算法 包体的语法： package body 程序包名 is { 包体说明项 } end 程序包名；
如：一个可置数的16位计数器的电路原理图
3.1 概 述
用VHDL语言描述的可置数的16位计数器
3.1 概 述
VHDL入门教程
VHDL入门教程VHDL（Very High-Speed Integrated Circuit HardwareDescription Language）是一种硬件描述语言，用于设计数字电路和系统。
它是由美国国防部在20世纪80年代早期开发的，并由IEEE 1076标准化。
VHDL可以用于描述电路结构、电路行为和模拟。
一、VHDL概述VHDL是一种硬件描述语言，它允许工程师以更高级的语言编写硬件描述。
它可以描述电路结构、电路行为和模拟。
VHDL可以应用于各种电子系统的设计，从简单的数字逻辑门到复杂的处理器。
二、VHDL基本结构VHDL的基本结构包括实体声明、体声明和结构化代码。
实体声明描述了电路的接口，包括输入和输出。
主体声明描述了电路的行为。
结构化代码定义了电路的结构。
三、VHDL数据类型VHDL提供了多种数据类型，包括标量类型（比如整数和实数）、数组类型和记录类型。
每种类型都有其特定的操作和范围。
四、VHDL信号VHDL中的信号用于在电路中传递信息。
信号可以在过程中赋值，并且具有各种延迟属性。
信号还可以连接到模块的输入和输出端口，以实现电路之间的通信。
五、VHDL实体和体VHDL设计包含实体和体。
实体描述了电路的接口和连接，而体描述了电路的行为。
实体和体之间使用端口来传递信息。
六、VHDL组件VHDL中的组件用于将电路模块化，以实现更高层次的设计和复用。
组件可以在实体中声明，并在体中实例化。
七、VHDL并发语句VHDL中的并发语句用于描述电路中多个同时运行的过程。
并发语句包括并行语句、过程、并行块和并行时钟。
八、VHDL测试VHDL测试包括自动测试和手动测试。
自动测试使用测试工具和仿真器来验证电路的正确性。
手动测试包括使用仿真器进行手工测试和调试。
九、VHDL实例以下是一个简单的VHDL实例，实现了一个4位二进制加法器：```vhdllibrary IEEE;use IEEE.STD_LOGIC_1164.all;entity binary_adder isporta : in std_logic_vector(3 downto 0);b : in std_logic_vector(3 downto 0);sum : out std_logic_vector(4 downto 0);carry : out std_logicend binary_adder;architecture behavior of binary_adder isbeginprocess(a, b)variable temp_sum : std_logic_vector(4 downto 0);variable temp_carry : std_logic;begintemp_sum := ("0000" & a) + ("0000" & b);temp_carry := '0' when temp_sum(4) = '0' else '1';sum <= temp_sum;carry <= temp_carry;end process;end behavior;```上述VHDL代码定义了一个名为`binary_adder`的实体，它有两个4位输入`a`和`b`，一个5位输出`sum`和一个单一位输出`carry`。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实体
ARCHITECTURE one OF mux21a IS BEGIN y <= a WHEN s = '0' ELSE b ; END ARCHITECTURE one ;
结构体
VHDL基本结构
库声明：实现库的调用，具体调用的是程序包中的内容
实体：描述电路的外部特性，即电路的输入与输出； 结构：描述电路内部实现的功能； VHDL允许一个实体对应多种结构。
上例中，在使用IEEE std_logic_1164提供的数据类型时，必须在 实体说明以前加上两条语句，以便对VHDL程序进行模拟和综合时， 能从指定库的程序包中找到数据类型的定义。 library ieee; use ieee.std_logic_1164.all
实体声明
实体申明部分指定了设计单元的输入/输出端口或引脚，是设计
数据对象
信号与变量
信号声明 变量声明 信号赋值符号 ＜＝ 变量赋值符号 ：＝
信号与变量赋值语句功能的比较
信号SIGNAL 变量VARIABLE
基本用法
适用范围 行为特性
用于作为电路中的信号连线
在整个结构体内的任何地方都能适用 信号的数据传入不是立即的
用于作为进程中局部数据存储单元
在进程、过程、函数中使用
3 选择信号赋值语句 WITH 选择表达式 SELECT 赋值目标<=表达式 WHEN 选择值, 表达式 WHEN 选择值, … 表达式 WHEN 选择值, [表达式 WHEN OTHERS];
函数
函数调用前需要将函数的内容装入程序包中。 函数调用语句是出现在结构体和块中的并行语句。
函数首: FUNCTION 函数名 (参数表) RETURN 数据类型; 函数体: FUNCTION 函数名 (参数表) RETURN 数据类型 IS [声明部分] BEGIN 顺序语句; RETURN [返回变量名];
注意：EXIT语句是用来从整个循环中跳出而结束循环； NEXT语句是用来结束循环执行过程的某一次循环，重新 执行下一次循环。
顺序语句
WAIT语句：在进程中，用来将程序挂起暂停执行，直到满足此语句设置
的结束挂起条件中，才重新执行程序。
格式1：WAIT 格式2：WAIT ON 敏感信号表 注意：含WAIT语句的进程PROCESS的括号中不能再加敏感信号，否则 是非法的。 格式3：WAIT UNTIL 条件表达式 格式4：WAIT FOR 时间表达式
信号
作为一种数值容器，不仅可容纳当前值，也可保存历史值。 信号类似于连接线，可以作为设计实体中各并行语句模块间的信 息交流通道。 在结构体声明后才能使用。 信号的数据传入不是即时的，即目标信号需要一定延迟时间，才 能接收到源信号的数据。 在进程中只能将信号列入敏感表，而不能将变量列入 信号声明格式 SIGNAL 信号名：数据类型 约束条件：=表达式 信号赋值格式 目标信号名<=表达式
实体对外的一个通信界面，是外界可以看到的部分。
mode（信号方向）：in—输入，out—输出，inout—输入和输出， buffer—缓冲输出（在实体的结构体内部可以被读出）
结构体
结构体用来描述设计实体的逻辑结构和逻辑功能，在电路上相当 于器件的内部电路结构。是外界不可见的部分。
数据对象
数据对象指用来存放各种类型数据的容器。包括变量、常量、 信号和文件四类。
块语句
块名: BLOCK [声明部分] BEGIN 并行语句; END BLOCK 块名;
并行信号赋值
1 简单信号赋值语句 赋值目标<=表达式; 2 条件信号赋值语句 赋值目标<=表达式 WHEN 赋值条件1 ELSE 表达式 WHEN 赋值条件2 ELSE … 表达式 WHEN 赋值条件N ELSE 表达式
常量
设计者给实体某一个常量名赋予固定值 格式：CONSTANT 常量名：数据类型：=表达式； 常量名一经赋值，在程序运行中不变
文件
传输大量数据的客器。 包含一些专门数据类型的数值。 仿真测试时，测试的输入激励和仿真结果都要用文件来进行。
变量
局部量 只用于进程、函数和子程序 不能将信息带出对它定义的当前设计单元 变量赋值立即有效，不存在任何延时。 变量声明格式 VARIABLE 变量名：数据类型 约束条件 := 表达式 变量赋值格式 目标变量名 := 表达式 例 VARIABLE x:STD_LOGIC:=‘0’; VARIABLE count:INTEGER RANGE 0 TO 255:=10
元件例化语句
元件例化是将预先设计好的设计实体作为一个实体，连接到一
个当前设计实体中的指定端口。
元件例化语句格式为： COMPONENT 元件名 IS
GENERIC Declaration;
PORT Declaration; END COMPONENT 元件名； 元件例化中，“元件”引脚与“插座”引脚的连接关系，称为关联。 关联方法有位置映射法和名称映射法。 位置映射法：u1:and (a1,b1,y1);
END 函数名;
函数调用语句 赋值目标＜＝函数名 (关联参数表);
过程
过程调用前需将过程的内容装入程序包中。 过程调用语句可出现在进程中，结构体和块语句中。
过程首: PROCEDURE 过程名 (参数表) 过程体: PROCEDURE 过程名 (参数表) IS
[声明部分] BEGI用户自定义数据类型
VHDL允许用户自己定义数据类型。用户自定义数据类型分为基本 数据类型定义和子类型数据定义两种格式。的又是枚举类型，通过列 举该类型的值而定义。
枚举类型的声明如上表第1行所示。
value-list是类型所有值的列表，由逗号隔开。 如：
操作符
类型 操作符 + & * / MOD REM SLL SRL SLA SRA ROL ROR ** ABS 功能 加 减 并 乘 除 取模 求余 逻辑左移 逻辑右移 算术左移 算术右移 逻辑循环左移 逻辑循环左移 乘方 取绝对值 类型 关 系 操 作 符 逻 辑 操 作 符 操作符 = /= < > <= >= AND OR NAND NOR XOR NXOR NOT 功能 等于 不等于 小于 大于 小于等于 大于等于 与 或 与非 或非 异或 异或非 非
VHDL设计实例
2选1多路选择器的VHDL描述
Library IEEE; USE IEEE.std_logic_1164.all;
库声明
ENTITY mux21a IS PORT( a, b : IN BIT ; s : IN BIT; y : OUT BIT ) ; END ENTITY mux21a ;
顺序语句
NEXT语句：主要在LOOP语句中执行，进行有条件或无条件的转向控制。 格式1：NEXT 格式2：NEXT 标号 格式3：NEXT WHEN 条件表达式 EXIT语句：主要在LOOP语句中执行，进行有条件或无条件的跳转控制。 格式1：EXIT 格式2：EXIT 标号
格式3：EXIT WHEN 条件表达式
名称映射法：u1:and（a=>a1,b=>b1,y=>y1）；
生成语句
生成语句有一种复制作用，在设计中只要根据某些条件，设计好 某一元件，用生成语句复制一组完成相同的并行元件或设计单元。
格式1： [标号：] FOR 循环变量 IN 取值范围 GENERATE [声明部分] BEGIN [并行语句]; END GENERATE[标号]； 格式2： [标号：] IF 条件 GENERATE [声明部分] BEGIN [并行语句]; END GENERATE[标号]；
VHDL硬件描述语言
什么是VHDL？
Very high speed integrated Hardware Description Language (VHDL)
– 是IEEE、工业国际标准硬件描述语言
– 用语言的方式而非图形等方式描述硬件电路 容易修改 容易保存 – 特别适合于设计的电路有： 复杂组合逻辑电路，如： 译码器、编码器、加减法器、多路选择器、地址译码器…... 状态机 等等……..
进程语句
进程语句由顺序语句组成，但其本身却是并行语句。 进程语句分带敏感信号参数表格式和不带敏感信号参数表格式两种。 带敏感信号参数表的PROCESS语句格式为： [进程标号:] PROCESS [(敏感信号参数表)] [IS] [进程声明部分] BEGIN 顺序语句； END PROCESS [进程标号]； 不带敏感信号参数表的PROCESS语句格式为： [进程标号:] PROCESS [IS] [进程声明部分] BEGIN WAIT语句； 顺序语句； END PROCESS [进程标号]；
库、程序包 实体（ENTITY） 设计实体 结构体 （ARCHITECTURE）
配置 （CONFIGURATION）
库、程序包
在VHDL程序中使用的文字、数据对象、数据类型都需要预先 定义。为了方便用VHDL编程，IEEE将预定义的数据类型、元件 调用声明及一些常用子程序收集在一起，形成程序包，供VHDL 设计实体共享和调用。若干个程序包形成库，因此，在每个设计 实体开始都有打开库或程序包的语句。
过程调用语句 过程名 (关联参数表);
顺序语句
赋值语句
1 变量赋值语句 目标变量名:=表达式; 2 信号赋值语句 目标信号名<=表达式; 3 流程控制语句 IF 语句 CASE语句 格式: CASE 表达式 IS WHEN 选择值=>顺序语句; WHEN 选择值=>顺序语句; … WHEN OTHERS=>顺序语句; END CASE; LOOP语句
立即赋值，其值可立即使用
数据类型