3D封装中硅通孔互连技术的热-机械应力分析
3D IC-TSV技术与可靠性研究
3D IC-TSV技术与可靠性研究摘要：对三维（3 Dimension，3D）堆叠集成电路的硅通孔(Through Silicon Via，TSV)互连技术进行了详细的介绍，阐述了TSV的关键技术与工艺，比如对准、键合、晶圆减薄、通孔刻蚀、铜大马士革工艺等。
着重对TSV可靠性分析的重要性、研究现状和热应力分析方面进行了介绍。
以传热分析为例，实现简单TSV模型的热仿真分析和理论计算。
最后介绍了TSV技术市场化动态和未来展望。
关键词： 3D-TSV；通孔；晶圆减薄；键合；热可靠性0 引言随着半导体制作工艺尺寸缩小到深亚微米量级，摩尔定律受到越来越多的挑战。
首先，互连线(尤其是全局互连线)延迟已经远超过门延迟，,这标志着半导体产业已经从“晶体管时代”进入到“互连线时代”。
为此，国际半导体技术路线图组织(ITRS)在 2005 年的技术路线图中提出了“后摩尔定律”的概念。
“后摩尔定律”将发展转向综合创新，而不是耗费巨资追求技术节点的推进。
尤其是基于TSV(Through Silicon Via)互连的三维集成技术，引发了集成电路发展的根本性改变。
三维集成电路(Three-Dimensional Integrated Circuit，3D IC)可以将微机电系统(MEMS)、射频模块(RF module)、内存(Memory)及处理器(Processor)等模块集成在一个系统内[1]，，大大提高了系统的集成度，减小了功耗，提高了性能，因此被业界公认为延续摩尔定律最有效的途径之一，成为近年来研究的热点。
目前3D集成技术主要有如下三种：焊线连接(Wire-Bonding)、单片集成(Monolithic Integration)和TSV技术[2]。
焊线连接是一种直接而经济的集成技术，但仅限于不需要太多层间互连的低功率、低频的集成电路。
单片集成是在同一个衬底上制作多层器件的新技术，它的应用受到工艺温度要求很高和晶体管质量较差等约束。
面向三维集成封装的硅通孔电特性分析
要： 主要针 对三 维集成 封装 中的关键技 术之 一 的硅 通孔 互 连技 术 进行 电性 能研 究。首 先 简要
介 绍 了硅 通孔 互连技 术 的 背景 ， 用三 维全 波 电磁 仿 真 软 件 建 立地 ． 号 一 Ｔ Ｖ模 型 ， 其 Ｔ Ｒ 利 信 地 Ｓ 对 Ｄ 阻抗 和 时域 Ｔ Ｒ Ｔ Ｔ信 号 进 行 分 析 ， Ｄ ／Ｄ 同时仿 真分 析 了 Ｔ Ｖ互 连 线 及 介 质 基 板 所使 用 的材 料 和 Ｓ Ｔ Ｖ半 径 、 Ｓ 高度 、 绝缘层 厚度 等物理 尺 寸 对三 维封 装 中 Ｔ Ｖ信 号传 输 性 能 的影 响 。研 究结 果 可 为 Ｓ
ｔｃｎ ｌｇ ｉ ｎ ｈｎ ａ 一ｅ ｒｕ ｄｓ ｎｌ ｒｕ ｄＴ Ｖ （ Ｓ —Ｓ ｅｈ ｏ ｙｉ ｇ ｅ ．Ｔ ｅ ， ｔ ｒ ｏ ｎ —ｉ ａ— ｏ ｎ Ｓ Ｇ Ｇ Ｔ Ｖ）ｉ ｉｖｓ ｇｔ ｍｅｄｍａ ｏ ｓ ｖ ２ｉ ｇ ｇ ｇ ｓ ｎ ｅｔ ａｅ ｉ ｔ ｏ ｉ ｉ ｄｎ ｉ ｎ
第 ３期
２１ ０ ２ 椒
Ｊｕｎ ｌｏ ＡＥ Ｔ ｏ ｒ ａ ｆＣ Ｉ
Ｖｏ ． ． １７ Ｎｏ ３
Ｊ ｎ ２ １ ｕ ． ０２
面 向三维 集成 封装 的硅 通 孑 电特 性 分 析 Ｌ
贺 翔， 曹群 生
２０ １） １０ ６ （ 南京航 空航 天大 学 电子信 息工程 学 院 ， 南京 摘
多级 集成 、 改善 性能 和 降 低 功耗 等 问题 Ｊ 。硅 通 孔
０ 引 言
随着 特征 尺 寸 的不 断 减 小 ， 金属 互 连 的延 迟 和
技术 极大地 提 高 了集 成 度 ， 动 工 业 界 向 “ 续 摩 推 延 尔定 律 （ ｒ Ｍｏｒ ） 和 “ 越摩 尔定 律 （ ｒ Ｔ ａ Ｍｏｅ ｏｅ ” 超 Ｍｏｅ ｈ ｎ
3D IC中全铜互连热应力分析
3D IC中全铜互连热应力分析王志敏;黄秉欢;叶贵根;李逵;巩亮【期刊名称】《微电子学与计算机》【年(卷),期】2023(40)1【摘要】三维集成电路(Three-Dimensional Integrated Circuit,3D IC)技术相比于二维封装形式具有互连长度短、异构集成度高、功耗低以及封装尺寸小等特点.因为铜基体具有优异的导电性、抗电迁移性和机械性能,全铜互联结构替代了焊球作为连接结构应用于3D IC中.本文通过数值模拟研究了含有全铜互连和微流道结构的3D IC模型在循环温度载荷下的热可靠性,分析了全铜互联高度对模型内部热应力的影响.结果表明,全铜互连部分的最大热应力与铜柱所处的空间位置相关,离模型中心越远,铜柱内的变形越大.同时,最危险铜柱内部应力分布和变形情况表明,由于铜柱上下端面所受载荷性质不同,铜柱在热载荷作用下的Mises应力大致呈左右及上下对称分布.这会导致铜柱的潜在失效模式是轴向压缩和剪切共同作用下的断裂或损伤.另外,最大Mises应力随铜柱高度的增加而逐渐减小,当铜柱高度为300 gm 时最大Mises应力趋于稳定,可以为全铜互连可靠性设计提供参考.【总页数】8页(P97-104)【作者】王志敏;黄秉欢;叶贵根;李逵;巩亮【作者单位】中国石油大学(华东)石大山能新能源学院;中国石油大学(华东)储运与建筑工程学院;西安微电子技术研究所【正文语种】中文【中图分类】TN402【相关文献】1.铜互连兆声清洗中结构损伤预测的有限元分析2.IC封装中引线键合互连特性分析3.防污漆中全锡与全铜分析的微波溶样前处理方法研究4.胃癌患者3D全腹腔镜根治术中应用改良Overlap吻合的疗效及安全性分析5.铜互连布线及其镶嵌技术在深亚微米IC工艺中的应用因版权原因，仅展示原文概要，查看原文内容请购买。
面向三维集成封装的硅通孔电特性分析
面向三维集成封装的硅通孔电特性分析贺翔;曹群生【摘要】主要针对三维集成封装中的关键技术之一的硅通孔互连技术进行电性能研究。
首先简要介绍了硅通孔互连技术的背景，利用三维全波电磁仿真软件建立地．信号一地TSV模型，对其TDR阻抗和时域TDR／TDT信号进行分析，同时仿真分析了TSV互连线及介质基板所使用的材料和TSV半径、高度、绝缘层厚度等物理尺寸对三维封装中TSV信号传输性能的影响。
研究结果可为工程设计提供有力的技术参考，有效地用于改善互连网络的S21，提高三维集成电路系统的性能。
%The electrical characteristics of through silicon vias （TSVs）interconnect technology, which e- merged as one of the key technologies in 3 D integration package, are analyzed. Brief background of TSV technology is given. Then, a 2-tier ground-signal-ground TSV （GSG-TSV）is investigated in time domain and frequency domain using 3D full wave field solver. And the TDR impedance is shown as well as TDR/ TDT signals. At last, the impact of physical configurations and materials on TSV electrical performance is evaluated and analyzed in details. From these preliminary results, S21 in a network could be improved and the performance of 3D circuits and systems would be enhanced.【期刊名称】《中国电子科学研究院学报》【年(卷),期】2012(007)003【总页数】5页(P302-306)【关键词】硅通孔;三维集成;TDR／TDT;时域;物理尺寸;电导率;信号传输性能【作者】贺翔;曹群生【作者单位】南京航空航天大学电子信息工程学院,南京210016;南京航空航天大学电子信息工程学院,南京210016【正文语种】中文【中图分类】TN7020 引言随着特征尺寸的不断减小，金属互连的延迟和功耗在不断增加，互连已经取代晶体管成为决定集成电路性能的主要因素及限制其未来发展的瓶颈［1］。
基于热_结构耦合的3D_TSV互连结构的应力应变分析_黄春跃
Study on stress and strain of 3D-TSV stacked IC packages based on thermal-structure coupling
HUANG Chunyue1, LIANG Ying 2, XIONG Guoji1, LI Tianming3, WU Song1
86
黄春跃等：基于热-结构耦合的 3D-TSV 互连结构的应力应变分析
Vol.33 No.7 Jul. 2014
长，“超摩尔定律”的需求也日益紧迫。三维封装技术目 前则被认为是超摩尔定律的一个首选方案， 它可以提高 封装密度、增强产品性能、提高速度、降低功耗、降低 噪声， 实现电子器件的多功能化和小型化。 三维封装技 术主要包括：3D-SIP（3D System in Package，3D 系统 级封装）、3D-WLP（3D Wafer Level Package，3D 晶 圆级封装）、3D-SIC（3D Stacked IC，3D 叠层芯片）、 3D-TSV（3D Through Silicon Via，3D硅通孔）等技术。 在这些三维封装技术中硅通孔技术则被认为是三维封 装技术的核心，目前已经成为微电子领域研究的热点， 将会成为下一代封装技术的主流。3D-TSV技术是通过 在芯片和芯片之间、 晶圆和晶圆之间制作垂直金属化导 通孔，实现芯片之间互连的最新技术[1]，采用3D-TSV 互连技术可以大幅度缩小芯片尺寸， 提高芯片的晶体管 密度，改善层间电气互联性能，提高芯片运行速度，降 低芯片功耗，该技术被业内人士称为继引线键合(Wire Bonding)、 载带自动键合(Tape Automated Bonding, TAB) 和倒装芯片(FC)之后的第四代封装技术。 就目前而言，3D-TSV技术尚未完全成熟，仍有 许多亟待解决的问题，而在制约3D-TSV技术产业化 速度的因素中， TSV结构中由于各部分材料间热膨胀 系数不匹配而产生的应力及其在制作工艺过程中累 积的残余应力所导致的交界面分层、破裂等热结构 可靠性问题是主要的影响因素。因而，加强3D-TSV 在热结构可靠性方面的研究极为必要。对此，国内 外学者已经展开了相关研究工作，Hsieh等[2]采用有 限元仿真与试验验证相结合的方法研究了3D叠层芯 片模块内由于硅通孔的存在而导致的内部应力变 化；Bahareh等[3]对3D-TSV转接板内的铜硅通孔和细 间距焊料微凸点进行了可靠性研究； Selvanayagam等 [4] 建立了硅通孔铜填充互连二维轴对称结构有限元 模型并进行静态温度载荷加载，对硅通孔铜互连的 热应力失效进行了分析和预测；Shiwani等[5]研究了 采用TSV互连的叠层芯片封装中不同硅通孔深宽比、 硅芯片厚度、填充料厚度和填充材料性质的变化而 引起的封装整体可靠性问题； 俞箭飞等[6]采用有限元 法模拟湿热环境下TSV 结构在回流焊过程中因材料 间热膨胀系数和湿膨胀系数不同而产生的热应力和 湿应力； He等[7]研究了用焊料、 铜和铜芯焊料填充的 TSV转接板的可靠性问题；安彤等[8]通过建立TSV转 接板有限元模型研究了在温度载荷作用下TSV 转接 板上铜和硅的应力状态。 上述学者在对TSV进行热结 构可靠性的研究时大多采用有限元仿真的方法对 TSV结构施加某一温度循环载荷， 得出循环热载荷下 TSV的应力分布，而对于3D-TSV模块因自身芯片工
基于三维多芯片柔性封装的热应力分析
基于三维多芯片柔性封装的热应力分析苏梅英;陆原;万里兮;侯峰泽;张霞;郭学平【摘要】The model of 3D multichip flexible encapsulation structure were created by means of simulation software AN⁃SYS. The finite element 2D model is used to simulate the encapsulation structure thermal stress and strain produced under the condition of thermal cycling temperature -40~125 ℃. The influence of chip thickness,substrate thickness,bump height and molding materials on thermal stress and strain is discussed. The results show that Von Mises stress of the flexible encapsulation body occurs mainly at the junction of bumps and chips,and assumes decline trend with thinning of the chip thickness. To in⁃crease the height of bumps can decrease the Von Mises stress for the flexible package structure. Besides,the substrate thickness has some effect on the thermal strain. The molding material with big coefficient of thermal expansion,and strong dependent rela⁃tionship of Young modulus and temperature can produce more thermal strain.%利用ANSYS软件针对一种三维多芯片柔性封装结构进行建模，通过有限元2D模型模拟该封装结构在热循环温度-40~125℃条件下产生的热应力/应变情况，讨论了芯片厚度、基板厚度、微凸点高度及模塑封材料对热应力/应变的影响。
硅通孔三维封装技术研究进展_杨邦朝
（ 4）
T a 和 h c 表示空气的温度和对流系数。 为了计 算图 4 位置坐标在 （ i，j ） 点的温度和相邻格点之间
图 2 芯片的微流管模型
的关系， 对式 （ 1 ） 沿虚线进行积分， 再求散度， 可以 得到 T（ x，y，z） 的一阶导数。对一阶导数进行有限 微分近似， 并代入边界条件式 （ 4 ） ， 在固气界面处的 温度分布公式就表示成为 T i， T i， T i， j － Ta j － Ti － 1， j j － T i， j －1 + + + 1 / （ hc d） k（ Δx / 2） ］ Δx / （ kd） Δy1 /［ T i， j － T i， j +1 =p y / ［ k （ x Δ 2 Δ / 2） ］ total 其中 d = Δy1 + Δy2 2
Abstract： The emerging through silicon via （ TSV） technology enables 3D stacking of ICs，which helps to continue miniaturizing integrated system and increasing functionality． Effective thermal cooling for high power density 3D stacked ICs is a crucial bottleneck． In order to mitigate the thermal challenge in high power 3D inemerging new technologies are presented． Microchannel fluidic cooling and air convection tegration system， boundary condition is discussed． A novel chipscale microchannel fluidic cooling scheme is introduced． Key words： TSV； thermal management； microchannel fluidic cooling 连密度很高， 因此互连导线的长度缩短， 信号延迟大 大减少， 稳定性得到提高。与传统封装技术相比， 三 维封装技术显著提高了封装密度 、 增强了产品性能、 提高了速度、 降低了功耗、 降低了噪声、 实现了电子 设备的小型化和多功能化。 through 目前三 维 封 装 朝 着 硅 通 孔 技 术 （ TSV， silicon vias） 发展。 这种技术通过在硅圆片上制作 出许多垂直互连通孔来实现不同芯片之间的电互 连， 由于芯片间有更短的互连线， 所以圆片级三维 s 公司 集成 能 实 现 最 小 化 互 连 线 的 延 迟。 ITＲI ’ 采用 TSV 技术的系统封装示意图和实物图， 如图 1 所示
应用于三维封装中的硅通孔技术
- 18 -收稿日期：2012-03-26应用于三维封装中的硅通孔技术邓小军1，曹正州2（1.无锡创立达科技有限公司，江苏 无锡 214142；2.中国电子科技集团公司第58研究所，江苏 无锡 214035）摘 要：随着集成电路日新月异的发展，当半导体器件工艺进展到纳米级别后，传统的二维领域封装已渐渐不能满足电路高性能、低功耗与高可靠性的要求。
为解决这一问题，三维封装成为了未来封装发展的主流。
文章简要介绍了三维封装的工艺流程，并重点介绍了硅通孔技术的现阶段在CSP 领域的应用，以及其未来的发展方向。
关键词：三维封装；硅通孔；CSP中图分类号：TN305.94 文献标识码：A 文章编号：1681-1070（2012）09-0018-06The Through Silicon Via Technology Using in 3D PackagingDENG Xiao-jun 1, CAO Zheng-zhou 2（1. Wuxi TreasureStar Technology Co ., LTD ., Wuxi 214142, China ; 2. China Electronics TechnologyGroup Corporation No .58 Research Institute , Wuxi 214035, China ）Abstract: With the development of now day integrated circuit, the traditional 2D packaging can not satisfy the requirement of high function, low power and high reliability when the semiconductor device develops into nano level. To solve the problem, 3D packaging becomes the mainstream of future package. In this paper, authors introduce the process flow of 3D package and emphasize the through silicon via （TSV ）technology using in CSP area and the further development’s direction. Key words: 3D packaging; TSV; CSP1 引言在过去的三十年间，半导体技术已经在二维领域得到了广泛的应用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
埋置型3D封装
有源基板型3D封装
叠层型3D封装
3D封装中硅通孔互连技术的热-机械应力分析
TSV介绍
热稳态 分析
温度循 环分析
温度冲 击分析
硅通孔技术(TSV)是通过在芯片和芯片之间、
晶圆和晶圆之间制作垂直导通，实现芯片之间
互连的由最于新T技SV术能。够使芯片在三维方向堆叠的
密度最大、芯片之间的互连线最短、外形尺
温度冲 击分析
展望& 谢辞
3D TSV封装模型的分割 图形模型
PCB、焊球和基板 切割后图形
芯片和垫圈切割图形
3D封装中硅通孔互连技术的热-机械应力分析
TSV介绍
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
整体单元划分图形
3D TSV 有限元模型 单元划分
TSV整体部分单元划分
3D封装中硅通孔互连技术的热-机械应力分析
TSV介 绍
3D封装中硅通孔互连技术的热-机械应力分析 应力分析；
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
3D封装中硅通孔互连技术的热-机械应力分析
TSV介 绍
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
TSV介 绍
3D封装中硅通孔互连技术的热-机械应力分析 应变分析；
热稳态 分析
TSV寸的优最势小：，并且大大改善芯片速度和低功耗的
➢ ➢
缩高性小 频能封 特，装 性成尺 出为寸 色，目减前小电传子输封延装技术中最引人注目 时的降一低种噪技声术。
➢ 降低芯片功耗，TSV可将硅锗
芯片的功耗降低大约40%
➢ 热膨胀可靠性高
展望& 谢辞
3D封装中硅通孔互连技术的热-机械应力分析
TSV介绍
3D封装中硅通孔互连技术的 热-机械应力分析
肖明 （指导教师：杨道国 教授）
3D封装中硅通孔互连技术的热-机械应力分析
TSV介绍
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
3D封装 随着电子制造产业的特征尺寸下降到
20nm甚至更低，为了在一定尺寸的芯片上实 现更多的功能，同时避免高密度下2D封装的 长程互连造成的RC延迟，研究者们把目光投 向了Z方向封装——3D封装。
TSV介绍
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
焊球和焊盘的 单元划分
3D TSV 有限元模型 单元划分
3D封装中硅通孔互连技术的热-机械应力分析
TSV介绍
稳态温度场分析
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
3D封装中硅通孔互连技术的热-机械应力分析
TSV介绍
热稳态 分析
TSV技术的可靠性问题
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
TSV技术的可靠性问题包括：铜填充的硅通孔在周期性温度变化的 情况下因为铜硅热失配导致硅通孔开裂;硅通孔与凸点连接的金属 间化合物的在应力作用下的断裂；使用硅通孔多层堆叠的芯片的散 热问题等等。
3D封装中硅通孔互连技术的热-机械应力分析
TSV介绍
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
PCB、焊球和基板部分 的单元划分图形
3D TSV 有限元模型 的单元划分
3D封装中硅通孔互连技术的热-机械应力分析
TSV介绍
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
TSV的单元划分
3D TSV 有限元模型 单元划分
3D封装中硅通孔互连技术的热-机械应力分析
3D封装中硅通孔互连技术的热-机械应力分析
TSV介 绍
温度循环实验的有限元分析
热稳态 分析
载荷曲线
温度循 环分析
温度冲 击分析
展望& 谢辞
约束条件 单元类型 材料参数
底面全约束；对称面对称约束
焊球采用visco 107粘塑形变形单 元，其他部分采用solid 45单元
杨氏模量，泊松比，热膨胀系数 （焊球还有Anand本构方程的参数）
TSV介绍
本文采用的TSV 3D模型
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
3D封装中硅通孔互连技术的热-机械应力分析
TSV介绍
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞Leabharlann 3D TSV封装的有 限元模型
3D封装中硅通孔互连技术的热-机械应力分析
TSV介绍
热稳态 分析
温度循 环分析
温度循 环分析
温度冲 击分析
展望& 谢辞
3D封装中硅通孔互连技术的热-机械应力分析
TSV介绍
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
热稳态分析结论：
在本论文所用的模型中，通过分析不同情况下的模型和 TSV的温度场可以看出，整体模型在PCB边缘位置温度最低， 而对于TSV而言，在芯片的边缘的TSV的温度最低，且温度 从此处向两边逐渐提高；另外，叠层芯片从上层至最下面的 一层，TSV的温度逐渐下降；通过对不同热传导系数的温度 场进行分析，随着垫圈的热传导系数的提高，散热效果越好， 温度越低，温度梯度越小，但是变化并不明显。
TSV介 绍
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
3D封装中硅通孔互连技术的热-机械应力分析
TSV介 绍
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
温度循环条件下的有限元分析结论：
1.在高温阶段的最大应力值和最大应变值要比低温阶段的最大应力值 和最大应变值要大一些，而在周期结束时，即升温到25℃结束时所得 到的最大应力值和最大应变值最小； 2.高温阶段和低温阶段的最大应力应变所在的位置与一个周期结束时 的应力应变最大点的位置都不尽相同，而就高温阶段和低温阶段的保 温过程而言，其应力和应变最大点的位置并不发生变化； 3.对于最大应力，在高温保温阶段，应力最大点都位于从模型中心沿x 轴方向最边缘的TSV底层的铜层位置，而在低温保温阶段，应力最大 点都位于最边缘TSV位置沿-y轴方向数第三个TSV底层铜层上，在一个 周期结束时，应力最大点转移到芯片边缘的TSV的底层铜层上； 4.对于最大应变，在高温保温阶段，应变最大点都位于从芯片边缘TSV 处沿-x轴方向数第四个TSV底层的锡层的位置，而在低温保温阶段，应 变最大点都位于最边缘TSV位置沿-x轴方向数第六个TSV底层的锡层的 位置上，在一个周期结束时，应变最大点转移到芯片边缘的TSV的底 层锡层上。 5.对于一个特定的时间点而言，芯片和芯片之间的金属凸点（由铜-锡铜构成）的应力和应变要高于芯片中的铜柱的应力和应变；
温度循 环分析
温度冲 击分析
展望& 谢辞
3D封装中硅通孔互连技术的热-机械应力分析
TSV介 绍
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
TSV介 绍
3D封装中硅通孔互连技术的热-机械应力分析 位移分析；
热稳态 分析
温度循 环分析
温度冲 击分析
展望& 谢辞
3D封装中硅通孔互连技术的热-机械应力分析