计算机组成原理实验报告模板
计算机组成原理实验报告
实验一：数字逻辑——交通灯系统设计子实验1：7 段数码管驱动电路设计（1）理解利用真值表的方式设计电路的原理；（2）利用Logisim 真值表自动生成电路的功能，设计一个 7 段数码管显示驱动。
二、实验方案设计7 段数码管显示驱动的设计方案：（1）输入：4 位二进制（2）输出：7 段数码管 7 个输出控制信号（3）电路引脚：（4）实现功能：利用 7 段数码管显示 4 位二进制的 16 进制值（5）设计方法：由于该实验若直接进行硬件设计会比较复杂，而7 段数码管显示的真值表较容易掌握，所以我们选择由真值表自动生成电路的方法完成该实验。
先分析设计 7 段数码管显示驱动的真值表，再利用Logisim 中的“分析组合逻辑电路”功能，将真值表填入，自动生成电路。
（6）真值表的设计：由于是 4输入 7输出，真值表共有 16 行。
7输出对应 7个引脚，所以需要依次对照LED 灯的引脚顺序进行设计，如下图所示（注意LED 的引脚顺序）：三、实验步骤（1）在实验平台下载实验框架文件RGLED.circ；（2）在Logisim 中打开RGLED.circ 文件，选择数码管驱动子电路；（3）点击“工程”中的“分析组合逻辑电路”功能，先构建4输入和7输出，再在“真值表”中，将已设计好的真值表的所有数值仔细对照着填入表格中，确认无误后点击“生成电路”，自动生成的电路如下图所示：（4）将子电路封装为如下形式：（5）进行电路测试：·自动测试在数码管驱动测试子电路中进行测试；·平台评测自动测试结果满足实验要求后，再利用记事本打开RGLED.circ 文件，将所有文字信息复制粘贴到Educoder 平台代码区域，点击评测按钮进行测试。
四、实验结果测试与分析（1）自动测试的部分结果如下：（2）平台测试结果如下：综上，本实验测试结果为通过，无故障显示。
本实验的关键点在于：在设计时需要格外注重LED 灯的引脚顺序，保证0-9 数字显示的正确性，设计出正确的真值表。
计算机组成实验报告
计算机组成实验报告计算机组成实验报告(共3篇)篇一：《计算机组成与结构》实验报告11 .实验目的：1)．学习和了解TEC-2000 十六位机监控命令的用法；2)．学习和了解TEC-2000 十六位机的指令系统；3)．学习简单的TEC-2000 十六位机汇编程序设计；2.实验内容：1)．使用监控程序的R 命令显示/修改寄存器内容、D 命令显示存储器内容、E 命令修改存储器内容；2)．使用 A 命令写一小段汇编程序，U 命令反汇编刚输入的程序，用G 命令连续运行该程序，用T、P 命令单步运行并观察程序单步执行情况；3、实验步骤1)．关闭电源，将大板上的COM1 口与PC 机的串口相连；2)．接通电源，在PC 机上运行PCEC.EXE 文件，设置所用PC 机的串口为“1”或“2”, 其它的设置一般不用改动,直接回车即可；3)．置控制开关为00101（连续、内存读指令、组合逻辑、16 位、联机），开关拨向上方表示“1”，拨向下方表示“0”，“X”表示任意。
其它实验相同；4)．按一下“RESET”按键,再按一下“START”按键，主机上显示：TEC-2000 CRT MONITOR Version 1.0 April 2001Computer Architectur Lab.，Tsinghua University Programmed by He Jia >5)．用R 命令查看寄存器内容或修改寄存器的内容a.在命令行提示符状态下输入：R↙；显示寄存器的内容图片已关闭显示，点此查看图片已关闭显示，点此查看b.在命令行提示符状态下输入：R R0↙；修改寄存器R0 的内容，被修改的寄存器与所赋值之间可以无空格,也可有一个或数个空格主机显示:寄存器原值:_在该提示符下输入新的值,再用R 命令显示寄存器内容，则R0 的内容变为0036。
图片已关闭显示，点此查看6)．用D 命令显示存储器内容在命令行提示符状态下输入：D 2000↙会显示从2000H 地址开始的连续128 个字的内容；连续使用不带参数的 D 命令，起始地址会自动加128（即80H）。
《计算机组成原理》学生实验报告
《计算机组成原理》学生实验报告（2011~2012学年第二学期）专业：信息管理与信息系统班级： A0922学号：10914030230姓名：李斌目录实验准备------------------------------------------------------------------------3 实验一运算器实验-----------------------------------------------------------7 实验二数据通路实验-------------------------------------------------------13 实验三微控制器实验--------------------------------------------------------18 实验四基本模型机的设计与实现------------------------------------------22实验准备一、DVCC实验机系统硬件设备1、运算器模块运算器由两片74LS181构成8位字长的ALU。
它是运算器的核心。
可以实现两个8位的二进制数进行多种算术或逻辑运算，具体由74181的功能控制条件M、CN、S3、S2、S1、S0来决定，见下表。
两个参与运算的数分别来自于暂存器U29和U30（采用8位锁存器），运算结果直接输出到输出缓冲器U33（采用74LS245，由ALUB信号控制，ALUB=0，表示U33开通，ALUB=1，表示U33不通，其输出呈高阻），由输出缓冲器发送到系统的数据总线上，以便进行移位操作或参加下一次运算。
进位输入信号来自于两个方面：其一对运算器74LS181的进位输出/CN+4进位倒相所得CN4；其二由移位寄存器74LS299的选择参数S0、S1、AQ0、AQ7决定所得。
触发器的输出QCY就是ALU结果的进位标志位。
QCY为“0”，表示ALU结果没有进位，相应的指示灯CY灭；QCY为“1”，表示ALU结果有进位，相应的指示灯CY点亮。
计算机组成原理课程设计实验报告
计算机组成原理课程设计实验报告（1-3）山东大学计算机组成原理课程设计实验一------利用ispEXPERT SYSTEM软件设计四位全加器（一）实验环境：windows 98上的ispEXPERTSYSTEM（二）实验目的：熟悉ispEXPERTSYSTEM的初步使用（三）实验要求：用门电路设计一个一位二进制全加器。
二个加数为a,b,地位进位ci，向高位进位co.进而使用层次化设计思想设计一个四位全加器。
（四）实验步骤：4.1创建新项目4.1.1启动ISPEXPERTSYSTEM。
在windows下，选Lattice Semiconductor 项的ispEXPERTSYSTEM Project Navigator.4.1.2.建立新项目：选择菜单 File选择New Project键入项目名D:\EXP1\wuyupeng.syn4.1.3项目命名：用鼠标双击Untitled。
在 Title 文本框中输入“EXP1 Project”, 并选 OK。
4.2 选择器件：双击ispLSIispLSI5384V-125LB388,你会看到Choose Device 对话框 ( 如下图所示)在 Choose Device 窗口中选择 ispLSI1000 项按动器件目录中的滚动条，直到找到并选中器件 ispLSI 1032E-70LJ84揿 OK 按钮，选择这个器件(各种参数的设置)4.3设计输入：首先设计一个一位全加器，然后以这个器件作为本地器件来使用设计一个四位全加器4.3.1设计一个一位全加器：4.3.1.1原理图命名：选中Source下的NEW选项选中Schematic（确认按OK）输入文件名ADD.SCH进入原理图编辑窗口。
4.3.1.2 在图纸上添加器件：根据逻辑电路知识可知：s=a b ci; co=a*b+（a)*ci;接下来就是根据逻辑原理选择相信的器件来完成逻辑电路的设计，具体方法是：选择Add菜单下的Symbol)然后在各种库中选择所需要的器件4.3.1.3 添加连线：选择Add菜单下的wire项，进入画线状态，单击左键定义连线的左端，将光标移至线的另一端，在此单击左键即可定义这根线。
计组实验报告（共10篇）
计组实验报告(共10篇)计组实验报告计算机组成原理实验报告一一、算术逻辑运算器1. 实验目的与要求：目的：①掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
②掌握简单运算器的数据传输通道。
③验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。
④能够按给定数据，完成实验指定的算术/逻辑运算。
要求：完成实验接线和所有练习题操作。
实验前，要求做好实验预习，掌握运算器的数据传送通道和ALU 的特性，并熟悉本实验中所用的模拟开关的作用和使用方法。
实验过程中，要认真进行实验操作，仔细思考实验有关的内容，把自己想得不太明白的问题通过实验去理解清楚，争取得到最好的实验结果，达到预期的实验教学目的。
实验完成后，要求每个学生写出实验报告。
2. 实验方案：1．两片74LS181（每片4位）以并/串联形式构成字长为8为的运算器。
2．8为运算器的输出经过一个输入双向三态门（74LS245）与数据总线相连，运算器的两个数据输入端分别与两个8位寄存器（74LS273）DR1和DR2的输出端相连，DR1和DR2寄存器是用于保存参加运算的数据和运算的结果。
寄存器的输入端于数据总线相连。
3．8位数据D7~D0（在“INPUT DEVICE”中）用来产生参与运算的数据，并经过一个输出三态门（74LS245）与数据总线相连。
数据显示灯（BUS UNIT）已与数据总线相连，用来显示数据总线上所内容。
4．S3、S2、S1、S0是运算选择控制端，由它们决定运算器执行哪一种运算（16种算术运算或16种逻辑运算）。
5．M是算术/逻辑运算选择，M＝0时，执行算术运算，M＝1时，执行逻辑运算。
6．Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关。
7．ALU-B是输出三态门的控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
计算机组成原理实验报告五范文
广东工业大学广东工业大学实验报告计算机学院计算机科学与技术专业班成绩评定学号姓名（合作者号）教师签名实验五题目带移位运算模型机的设计与实现一、实验目的与要求：1、熟悉由微程序控制器控制模型机的数据通道。
2、掌握4条移位指令使用和编程。
3、学习设计与调试计算机的基本步骤及方法。
二、实验方案1、本实验是在基本模型机的基础上搭接移位控制电路，实现移位控制运算。
2、试验新增4条单字长（8位）一位运算指令，其格式如下：助记符机器指令码说明RR 将R0寄存器的数据循环右移一位。
RRC 将R0寄存器的数据带进位循环右移一位，即R0寄存器中数据右边第一位移入进位，而进位位移至R0的最左边。
RL 将R0寄存器的数据循环左移。
RLC 将R0寄存器的数据带进位循环左移一位，即R0寄存器中数据左边第一位移入进位，而进位位移至R0的最右边。
3、微指令格式其中A8、A9是2：4译码器（74LS139）的输入端，Y0、Y1、Y2、Y3是译码器输出端，其电路结构如下：其中Y0为SW-B ，Y1为CE ，Y2为LED-B ，Y3为空。
注意事项：（1） 详细的联机操作请参看附录1联机软件使用说明。
（2） 把串行通讯电缆分别插在实验仪及PC 微机的串口，即可实现实验仪与PC 的联机操作。
（3） 本实验用的程序文件名为EX2。
（4） 运行程序时，要把编程开关MJ20置为RUN(运行)状态，SWA 、SWB 、CLR 开关一定要处于为1、1、1状态。
实验仪上“STATE UNIT ”中的STEP 开关置为“STEP ”状态，STOP 开关置为“RUN ”状态。
（5） 每次运行前，都要拨动CLR 开关清零（1-0-1）。
清零后，微地址显示灯（实验仪上UA5-UA0）应为。
（6） 实验仪的微程序控制器单元中的微地址显示灯（UA5-UA0）显示的是后继微地址的二进制控制信息。
（7） 在屏幕下部显示相关微指令的详细表中，第三行第一列显示的是微地址，程序运行时默认显示为下一条微地址（八进制），括号里用N 表示，这时表中24~1各字段所显示的是下一条微指令的控制信息的二进制代码，最后一列显示微指令执行中主要的有效控制信号。
计算机组成原理实验报告
计算机组成原理实验报告实验一静态随机存取存贮器实验一.实验目的介绍静态随机存取存贮器的工作原理；掌控读取存贮器的方法。
二.实验内容实验仪的存贮器mem单元采用一片静态存贮器6116（2k×8bit）存放程序和数据。
ce：片选信号线，低电平有效，实验仪已将该管脚接地。
oe：读信号线，低电平有效。
we：写信号线，低电平有效。
a0..a10:地址信号线。
i/o0..i/o7:数据信号线。
ceoewe功能1××不选上6116001读010写下000不确认sram6116功能表存贮器挂在cpu的总线上，cpu通过读写控制逻辑，控制mem的读写。
实验中的读写控制逻辑如下图：读取掌控逻辑m_ni/o用来选择对mem还是i/o读写，m_ni/o=1，选择存贮器mem；m_ni/o=0，选择i/o设备。
nrd=0为读操作；nwr=0为写操作。
对mem、i/o的写脉冲宽度与t2一致；读脉冲宽度与t2+t3一致，t2、t3由con单元提供。
存贮器实验原理图存贮器数据信号线与数据总线dbus相连；地址信号线与地址总线abus相连，6116的高三位地址a10..a8接地，所以其实际容量为256字节。
数据总线dbus、地址总线abus、掌控总线cbus与拓展区单元相连，拓展区单元的数码管、发光二极管上表明对应的数据。
in单元通过一片74hc245(三态门)，连接到内部数据总线idbus上，分时提供地址、数据。
mar由锁存器（74hc574，锁存写入的地址数据）、三态门（74hc245、控制锁存器中的地址数据是否输出到地址总线上）、8个发光二极管（显示锁存器中的地址数据）组成。
t2、t3由con单元提供更多，按一次con单元的ustep键，时序单元收到t1信号；按一次ustep键，时序单元收到t2信号；按一次ustep键，时序单元收到t3信号；再按一次ustep键，时序单元又收到t1信号，……按一次step键，相当于按了三次ustep键，依次发出t1、t2、t3信号。
计算机组成原理实验报告【模板】
计算机组成原理实验报告
姓名：张三学号：PB******** 实验日期：2019-1-1
一、实验题目：
Lab01 运算器
二、实验目的：
设计一算术逻辑运算单元（ALU），实现xxxx功能；利用前述的ALU模块与适当的硬件电路，完成xxxx功能。
三、实验平台：
ISE / Vivado（暂不支持其他Verilog HDL开发环境的检查）
四、实验过程：
此处讲述实验过程，最好附上关键模块的代码。
五、实验结果：
此处讲述实验结果，必须附上最后的仿真波形图或是下载到板子上的实拍结果图（视实验要求而定）。
六、心得体会：
此处讲述实验的心得体会与改进意见。
上机实验报告的文件名格式与电子版作业一致，为：LabXX-PB********-张三。
如果已经提交后想要更改,则按“LabXX-PB********-张三-改-更改次数.pdf”进行更改。
上机实验报告的提交方式将另行公布。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
专业：计算机科学与技术班级：学号：姓名：电话：邮件：完成日期：20xx计算机组成原理·实验报告·计算机科学与技术学院目录1数据表示实验 (3)1.1设计要求 (3)1.2方案设计 (4)1.3实验步骤 (5)1.4故障与调试 (5)1.5测试与分析 (6)2运算器实验 (8)2.1设计要求 (8)2.2方案设计 (9)2.3实验步骤 (10)2.4故障与调试 (10)2.5测试与分析 (11)3存储器实验 (13)3.1设计要求 (13)3.2方案设计 (14)3.3实验步骤 (15)3.4故障与调试 (15)3.5测试与分析 (16)4CPU实验 (18)4.1设计要求 (18)4.2方案设计 (19)4.3实验步骤 (20)4.4故障与调试 (20)4.5测试与分析 (21)5总结与心得 (23)5.1实验总结 (23)5.2实验心得 (23)参考文献 (24)1 数据表示实验实验报告选择两次实验撰写，其中CPU设计实验报告内容全体都要写（重点）1-4班另加数据表示实验5-6班ACM 卓越物联网另加运算器实验7-10班另加存储系统实验请仔细阅读所有的批注，阅读理解后删除批注模板各个标题下面的内容仅是举例，作者应依照自己思想重写该部分内容1.1 设计要求利用logisim平台中现有运算部件构建一个32位运算器，可支持算数加、减、乘、除，逻辑与、或、非、异或运算、逻辑左移、逻辑右移，算术右移运算，支持常用程序状态标志（有符号溢出OF、无符号溢出CF，结果相等Equal），运算器功能以及输入输出引脚见下表，在主电路中详细测试自己封装的运算器。
表 1.1 片引脚与功能描述引脚输入/输出位宽功能描述X输入32操作数XY输入32操作数YALU_OP输入4运算器功能码，具体功能见下表Result输出32ALU运算结果Result2输出32ALU结果第二部分，用于乘法指令结果高位或除法指令的余数位，其他操作为零OF输出1有符号加减溢出标记，其他操作为零CF输出1无符号加减溢出标记，其他操作为零Equal输出1Equal=(x==y)?1:0, 对所有操作有效表 1.2 运算符功能ALU OP十进制运算功能00000Result = X << Y 逻辑左移（Y取低五位）Result2=000011Result = X >>>Y 算术右移（Y取低五位）Result2=000102Result = X >> Y 逻辑右移（Y取低五位）Result2=000113Result = (X * Y)[31:0]; Result2 = (X * Y)[63:32] 有符号01004Result = X/Y; Result2 = X%Y 无符号01015Result = X + Y Result2=0 (Set OF/CF)01106Result = X - Y Result2=0 (Set OF/CF)01117Result = X & Y Result2=010008Result = X | Y Result2=010019Result = X⊕Y Result2=0101010Result = ~(X |Y) Result2=0101111Result = (X < Y) ? 1 : 0 Signed Result2=0110012Result = (X < Y) ? 1 : 0 Unsigned Result2=0110113Result = Result2=0111014Result = Result2=0111115Result = Result2=01.2 方案设计1.2.1 XXX所有方案应将设计思路和设计原理、过程写清楚，为什么这样设计，各部件之间的关系，仅仅粘贴一张电路图是不合格的报告。
1.2.2 XXX1.2.3 XXX图 1.1 总体结构图1.3 实验步骤（1）XXX（2）XXX（3）XXX1.4 故障与调试1.4.1 接口处数据传输问题故障现象：执行halt指令时控制信号无法通过ID/EX接口。
图 1.2数据XXX图原因分析：如图 1.2，寄存器设置为上升沿刷新，但当D端有输入且clk变化一个周期后寄存器中的数据仍然没有改变，检查时注意到此时ALUControl端输入的值为不确定，这是由于在控制器电路中未给halt指令相应的ALUControl值，为设计控制器时的失误。
解决方案：在控制器中给halt指令（OP为12）一个ALUControl信号0000一边让控制信号在接口处顺利传递。
1.4.2 故障2XXX1.4.3 故障2XXX1.5 测试与分析溢出测试用例见表 1.3。
表 1.3溢出信号测试用例#A B F运算有符号溢出无符号溢出1加○○2加○●3加●○4加●●5减○○6减○●7减●○8减●●2 运算器实验请仔细阅读所有的批注，阅读理解后删除批注模板各个标题下面的内容仅是举例，作者应依照自己思想重写该部分内容2.1 设计要求利用logisim平台中现有运算部件构建一个32位运算器，可支持算数加、减、乘、除，逻辑与、或、非、异或运算、逻辑左移、逻辑右移，算术右移运算，支持常用程序状态标志（有符号溢出OF、无符号溢出CF，结果相等Equal），运算器功能以及输入输出引脚见下表，在主电路中详细测试自己封装的运算器。
表 2.1 片引脚与功能描述引脚输入/输出位宽功能描述X输入32操作数XY输入32操作数YALU_OP输入4运算器功能码，具体功能见下表Result输出32ALU运算结果Result2输出32ALU结果第二部分，用于乘法指令结果高位或除法指令的余数位，其他操作为零OF输出1有符号加减溢出标记，其他操作为零CF输出1无符号加减溢出标记，其他操作为零Equal输出1Equal=(x==y)?1:0, 对所有操作有效表 2.2 运算符功能ALU OP十进制运算功能00000Result = X << Y 逻辑左移（Y取低五位）Result2=000011Result = X >>>Y 算术右移（Y取低五位）Result2=000102Result = X >> Y 逻辑右移（Y取低五位）Result2=000113Result = (X * Y)[31:0]; Result2 = (X * Y)[63:32] 有符号01004Result = X/Y; Result2 = X%Y 无符号01015Result = X + Y Result2=0 (Set OF/CF)01106Result = X - Y Result2=0 (Set OF/CF)01117Result = X & Y Result2=010008Result = X | Y Result2=010019Result = X⊕Y Result2=0101010Result = ~(X |Y) Result2=0101111Result = (X < Y) ? 1 : 0 Signed Result2=0110012Result = (X < Y) ? 1 : 0 Unsigned Result2=0110113Result = Result2=0111014Result = Result2=0111115Result = Result2=02.2 方案设计2.2.1 XXX所有方案应将设计思路和设计原理、过程写清楚，为什么这样设计，各部件之间的关系，仅仅粘贴一张电路图是不合格的报告。
2.2.2 XXX2.2.3 XXX图 2.1 总体结构图2.3 实验步骤（4）XXX（5）XXX（6）XXX2.4 故障与调试2.4.1 接口处数据传输问题故障现象：执行halt指令时控制信号无法通过ID/EX接口。
图 2.2数据XXX图原因分析：如图 1.2，寄存器设置为上升沿刷新，但当D端有输入且clk变化一个周期后寄存器中的数据仍然没有改变，检查时注意到此时ALUControl端输入的值为不确定，这是由于在控制器电路中未给halt指令相应的ALUControl值，为设计控制器时的失误。
解决方案：在控制器中给halt指令（OP为12）一个ALUControl信号0000一边让控制信号在接口处顺利传递。
2.4.2 故障2XXX2.4.3 故障2XXX2.5 测试与分析溢出测试用例见表 1.3。
表 2.3溢出信号测试用例#A B F运算有符号溢出无符号溢出1加○○2加○●3加●○4加●●5减○○6减○●7减●○8减●●3 存储系统实验请仔细阅读所有的批注，阅读理解后删除批注模板各个标题下面的内容仅是举例，作者应依照自己思想重写该部分内容3.1 设计要求利用logisim平台中现有运算部件构建一个32位运算器，可支持算数加、减、乘、除，逻辑与、或、非、异或运算、逻辑左移、逻辑右移，算术右移运算，支持常用程序状态标志（有符号溢出OF、无符号溢出CF，结果相等Equal），运算器功能以及输入输出引脚见下表，在主电路中详细测试自己封装的运算器。
表 3.1 片引脚与功能描述引脚输入/输出位宽功能描述X输入32操作数XY输入32操作数YALU_OP输入4运算器功能码，具体功能见下表Result输出32ALU运算结果Result2输出32ALU结果第二部分，用于乘法指令结果高位或除法指令的余数位，其他操作为零OF输出1有符号加减溢出标记，其他操作为零CF输出1无符号加减溢出标记，其他操作为零Equal输出1Equal=(x==y)?1:0, 对所有操作有效表 3.2 运算符功能ALU OP十进制运算功能00000Result = X << Y 逻辑左移（Y取低五位）Result2=000011Result = X >>>Y 逻辑右移（Y取低五位）Result2=000102Result = X >> Y 算术右移（Y取低五位）Result2=000113Result = (X * Y)[31:0]; Result2 = (X * Y)[63:32] 有符号01004Result = X/Y; Result2 = X%Y 无符号01015Result = X + Y Result2=0 (Set OF/CF)01106Result = X - Y Result2=0 (Set OF/CF)01117Result = X & Y Result2=010008Result = X | Y Result2=010019Result = X⊕Y Result2=0101010Result = ~(X |Y) Result2=0101111Result = (X < Y) ? 1 : 0 Signed Result2=0110012Result = (X < Y) ? 1 : 0 Unsigned Result2=0110113Result = Result2=0111014Result = Result2=0111115Result = Result2=03.2 方案设计3.2.1 XXX所有方案应将设计思路和设计原理、过程写清楚，为什么这样设计，各部件之间的关系，仅仅粘贴一张电路图是不合格的报告。