中山大学数字电路与逻辑设计实验报告
数字逻辑设计实验报告
一、实验目的1. 理解和掌握数字逻辑设计的基本原理和方法。
2. 熟悉数字电路的基本门电路和组合逻辑电路。
3. 培养动手能力和实验技能，提高逻辑思维和解决问题的能力。
4. 熟悉数字电路实验设备和仪器。
二、实验原理数字逻辑设计是计算机科学与技术、电子工程等领域的基础课程。
本实验旨在通过实际操作，让学生掌握数字逻辑设计的基本原理和方法，熟悉数字电路的基本门电路和组合逻辑电路。
数字逻辑电路主要由逻辑门组成，逻辑门是数字电路的基本单元。
常见的逻辑门有与门、或门、非门、异或门等。
根据逻辑门的功能，可以将数字电路分为组合逻辑电路和时序逻辑电路。
组合逻辑电路的输出只与当前输入有关，而时序逻辑电路的输出不仅与当前输入有关，还与之前的输入有关。
三、实验内容1. 逻辑门实验（1）实验目的：熟悉逻辑门的功能和特性，掌握逻辑门的测试方法。
（2）实验步骤：① 将实验箱中的逻辑门连接到测试板上。
② 根据实验要求，将输入端分别连接高电平（+5V）和低电平（0V）。
③ 观察输出端的变化，记录实验数据。
④ 分析实验结果，验证逻辑门的功能。
2. 组合逻辑电路实验（1）实验目的：掌握组合逻辑电路的设计方法，熟悉常用组合逻辑电路。
（2）实验步骤：① 根据实验要求，设计组合逻辑电路。
② 将电路连接到实验箱中。
③ 根据输入端的不同组合，观察输出端的变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
3. 时序逻辑电路实验（1）实验目的：掌握时序逻辑电路的设计方法，熟悉常用时序逻辑电路。
（2）实验步骤：① 根据实验要求，设计时序逻辑电路。
② 将电路连接到实验箱中。
③ 观察电路的输出变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
四、实验结果与分析1. 逻辑门实验结果：通过实验，验证了逻辑门的功能和特性，掌握了逻辑门的测试方法。
2. 组合逻辑电路实验结果：通过实验，掌握了组合逻辑电路的设计方法，熟悉了常用组合逻辑电路。
3. 时序逻辑电路实验结果：通过实验，掌握了时序逻辑电路的设计方法，熟悉了常用时序逻辑电路。
数字电路与逻辑设计综合设计实验报告
北京邮电大学数字电路与逻辑设计综合实验实验报告实验名称：简易二层电梯控制器学院：电子工程学院班级：学号：姓名：2012年11月10日一、实验课题要求在本次数字电路的综合设计实验中，我选择的课题为简易二层电梯控制器，其设计要求如下：模拟真实电梯的运行情况，设计制作一个简易电梯控制器控制二层电梯的运行。
基本要求：1.电梯设有一层、二层外部呼叫按钮和内部一层、二层指定按钮（BTN）；2.利用数码管显示电梯所在楼层，用LED显示电梯运行状态如上行、下行、开门、关门等。
提高要求：1.点阵显示楼层；2.用点阵显示楼层的上下滚动移出移入表示电梯的上行或下行运行方向；3.增加为三层电梯控制器。
综合考虑实验的基本要求和提高要求，在设计过程中直接设计成三层电梯控制器，因为三层电梯的状态考虑起来比二层容易，同时避免了从二层改为三层的麻烦，因此后续的设计直接按照三层电梯的要求进行实现。
二、系统设计1.设计思路本实验课题主要任务为完成一个和实际功能相符合的电梯控制器，由于一个电梯的运动有不同的状态，而且是一个不间断的过程，因此电梯控制器采用状态机来实现，思路比较清晰。
将电梯运动的各个过程设置为初始、上升、停留、下降、等待等一个个独立的状态。
而对于等待状态，则又包含开门、乘客出入、关门等各个过程，又需要严格细分。
划分好电梯的各个状态后，需要分清他们之间的关系，完成源程序的编写与仿真调试。
最后，一个电梯控制器的实现需要有上下停留等等控制按键，还有状态的显示，所以我们用按键开关BTN 来控制电梯的呼叫、停留等，用数码管显示电梯所在楼层，用LED 发光二级管显示电梯上行、下行、开关门的过程，这样一个电梯的控制便能有效实现，并且简便、容易观察。
有了这样一个整体的设计思路，往下进行一步步的实现便有了清晰的步骤可循。
2.总体框图为了清晰地展示三层电梯控制器的各部分逻辑关系，需要用逻辑框图来直观地反映。
1）系统结构框图图1 系统结构框图2）逻辑划分方框图CP图2 逻辑划分方框图3）逻辑流程图CPC ：可以选择楼层信号 S ：选择层数，可以是1-3图3 系统逻辑流程图三、源程序在完成对电梯控制器的总体设计和一定的构思之后，便开始运用VHDL语言进行程序编写的工作。
中山大学数字电路与逻辑设计实验报告
中山大学数字电路与逻辑设计实验报告院系信息科学与技术学院学号专业计算机科学类实验人3、实验题目：AU(Arithmetic Unit,算术单元）设计。
实验内容：设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。
当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。
S 输入1 输入2 输出Y 进/借位Cn0 A B A+B 进位1 A B A-B 借位利用三种方法实现。
（1）利用卡诺图简化后只使用门电路实现。
（2）使用74LS138实现。
（3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。
实验分析：真值表S A B Y Cn0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 0 01 0 1 1 11 1 0 1 01 1 1 0 0卡诺图：SAB 0 1 通过卡诺图可得：Y=A B+A B0001 11 100 01 10 01 1SAB 0 100 Cn=AB S +A BS01 =(A S +A S)B11 10实验设计：（1）利用门电路实现。
①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。
②用异或门74LS86实现输出Y.③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。
（2）利用74LS138实现①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。
②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。
③将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn 。
0 0 0 1 1 0 0 0（3）利用74LS151实现将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。
中山大学数电实验五组合电路中的竞争与冒险
中⼭⼤学数电实验五组合电路中的竞争与冒险数电实验五组合电路中的竞争与冒险预习报告1、复习与组合逻辑电路竞争与冒险有关内容（1）竞争冒险现象及其成因对于组合逻辑电路，输出仅取决于输⼊信号的取值组合，但这仅是指电路的稳定解⽽⾔，没有涉及电路的暂态过程。
实际上，在组合逻辑电路中信号的传输可能通过不同的路径⽽汇合到某⼀门的输⼊端上。
由于门电路的传输延迟，各路信号对于汇合点会有⼀定的时差，这种现象称为竞争。
如果竞争现象的存在不会使电路产⽣错误的输出，则称为⾮临界竞争；如果使电路的输出产⽣了错误，则称为临界竞争，通常称为逻辑冒险现象。
⼀般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同⼀门的输⼊端，在门的输出端得到稳定的输出之前，可能出现短暂的、不是原设计要求的错误输出，其形状是⼀个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或⽑刺。
（2）检查竞争冒险现象的⽅法在输⼊变量每次只有⼀个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑电路中是否有竞争冒险存在。
__如果输出端门电路的两个输⼊信号A和A 是输⼊变量A经过两个不同的传输途径⽽来的，那么当输⼊变量的状态发⽣突变时输出端便有可能产⽣尖峰脉冲。
因此，只要输出端的逻辑函数在⼀定条件下化简成_ _Y = A + A 或 Y = A A则可判断存在竞争冒险。
（3）消除竞争冒险现象的⽅法①接⼊滤波电路在输出端并接⼊⼀个很⼩的滤波电容Cf，⾜可把尖峰脉冲的幅度削弱⾄门电路的阈值电压以下。
②引⼊选通脉冲对输出引进选通脉冲，避开现象。
③修改逻辑设计在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的⽅法，选择使逻辑函数不会使逻辑函数产⽣竞争冒险的乘积项。
也可采⽤增加冗余项⽅法。
选择消除险象的⽅法应根据具体情况⽽定。
组合逻辑电路的险象是⼀个重要的实际问题。
当设计出⼀个组合电路，安装后应⾸先进⾏静态测试，也就是⽤逻辑开关按真值表依次改变输⼊量，验证其逻辑功能。
数电实验报告
《数字电路与逻辑设计》课程实验报告系（院）：计算机与信息学院专业：班级：姓名：学号：指导教师：学年学期: 2018 ~ 2019 学年第一学期实验一基本逻辑门逻辑以及加法器实验一、实验目的1．掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。
2．熟悉TTL中、小规模集成电路的外型、管脚和使用方法。
二、实验所用器件和仪表1.二输入四与非门74LS00 1片2.二输入四或非门74LS28 1片3.二输入四异或门74LS86 1片三、实验内容1．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
2．测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。
3．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
4．掌握全加器的实现方法。
用与非门74LS00和异或门74LS86设计一个全加器。
四、实验提示1．将被测器件插入实验台上的14芯插座中。
2．将器件的引脚7与实验台的“地（GND）”连接，将器件的引脚14与实验台的+5V 连接。
3．用实验台的电平开关输出作为被测器件的输入。
拨动开关，则改变器件的输入电平。
4．将被测器件的输出引脚与实验台上的电平指示灯连接。
指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。
五、实验接线图及实验结果74LS00中包含4个二与非门，74LS28中包含4个二或非门，74LS86中包含4个异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。
测试其他逻辑门时的接线图与之类似。
测试时各器件的引脚7接地，引脚14接+5V。
图中的K1、K2是电平开关输出，LED0是电平指示灯。
1．测试74LS00逻辑关系接线图及测试结果（每个芯片的电源和地端要连接）图1.1 测试74LS00逻辑关系接线图表1.1 74LS00真值表输 入输 出 引脚1引脚2 引脚3 L L HL H H HL H HHL2. 测试74LS28逻辑关系接线图及测试结果i.ii.iii. 图1.2 测试74LS28逻辑关系接线图表1.2 74LS28真值表i. 输 入 ii. 输 出 iii. 引脚2 iv. 引脚3v. 引脚1 vi. L vii. L viii. H ix. L x. H xi. L xii. Hxiii. L xiv. L xv. H xvi. Hxvii. L3．测试74LS86逻辑关系接线图及测试结果图1.3 测试74LS86逻辑关系接线图表1.3 74LS68真值表输 入输 出 引脚1引脚2 引脚3 L L L L H H H L H HHL4. 使用74LS00和74LS86设计全加器（输入来源于开关K2、K1和K0，输出送到LED 灯LED1和LED0 上，观察在不同的输入时LED 灯的亮灭情况）。
中山大学数电实验三 利用MSI设计组合逻辑电路
中山大学数电实验三利用MSI设计组合逻辑电路数电实验三利用MSI设计组合逻辑电路预习报告1、复习常用组合逻辑电路工作原理和设计方法，及与之相应的MSI功能表及其使用方法。
组合逻辑电路既可以用实验二中的“列出真值表 ? 写函数式 ? 化简或变换 ? 画出逻辑图”方法来设计，也可以利用某些MSI(中规模集成电路)的功能特点来设计。
实验中用到的MSI有:74LS138(译码器、数据分配器)、74LS151(数据选择器)，其构造如下图所示。
译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。
如下图为3线-8线译码器。
当附加控制门Gs的输出为高电平(S=1)时，可由逻辑图写出:从上式可看出，Y0—Y7同时又是A2、A1、A0这三个变量的全部最小项的译码输出。
所以这种译码器也叫最小项译码器。
如果将A2、A1、A0当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。
译码器又可作为数据分配器，可以将一路信号送到地址选择信号指定的输出。
如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7.数据选择器的功能是从一组输入数据中选出某一个信号输出，或称为多路开关。
2、复习采用中规模集成电路实现组合逻辑电路的方法，如使用译码器和数据选择器实现组合逻辑电路。
本实验用八选一数据选择器74LS151，要实现的真值表如下所示: S1 S0 A B Y0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 01 1 1 11 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0用proteus 7.4 模拟连接如下图所示:模拟示波器显示如下图所示(只显示输出Y的波形):本实验用数据分配器74LS138要实现的真值表如下所示:用proteus 7.4 模拟连接如下图所示:数电实验三利用MSI设计组合逻辑电路实验报告一、实验目的1、熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。
数字电路与逻辑设计实验报告
数字电路与逻辑设计实验报告题目：简易钢琴游戏学院：班级：姓名：学号：班序号：【实验任务及要求】一．基本要求：1.、用8×8 点阵进行游戏显示。
2、BTN1～BTN7 七个按键模拟钢琴演奏时的“1 2 3 4 5 6 7”七个音符。
点阵的第一列对应音符“1”，第二列对应音符“2”，依此类推，低中高音自定。
3、光点在点阵第一行随机出现，逐点下落，下落速度为0.2 秒/行，如图1 所示。
4、在光点下落到点阵最后一行之前的过程中，如果按下与该列点阵相应的音符键，该光点消失，蜂鸣器演奏相应的音符声音，计分器加1。
如果在光点下落到最后一行依然没有进行相应的按键操作，该光点消失，计分器不加分。
计分器由数码管显示。
5、每隔 1 秒在点阵的不同列的第一行出现一个光点，如图2 所示。
二、提高要求：1、光点在点阵某行随机出现，然后逐点下落。
2、下落速度随机变化。
3、光点按照存储的乐曲顺序和速度的出现。
4、自拟其它功能。
三、创新功能：1.将游戏规则改为只有当光电下落到最后一行，并及时按键后，才能加分并发出对应音符，增加了游戏难度，使得游戏更好玩。
2.游戏有两种模式，通过一个拨码开关控制，游戏中的光电是随机出现，或者是按照歌曲《小星星》出现。
【功能说明】本实验利用开发板模拟钢琴游戏，总体上实现了30秒倒计时，随机出点下落，按乐曲出点下落，按键及时按下后用数码管显示计分，并使蜂鸣器发声等功能。
①30秒倒计时：利用开发板的数码管模块进行输出，当接通电源后，游戏的30秒开始倒计时，当计时到达0时，停止出点，游戏结束；可以拨动SW0（reset）从新开始游戏。
②随机出点下落：利用开发板的点阵输出模块，每隔一秒随机在第一行的任意一列随机出现一个光点，每隔0.2秒光点下落。
③按乐曲音符出点下落：利用开发板的点阵输出模块，按照乐曲的音符在点阵的第一行的对应位置出现光点，每隔0.2秒光点下落。
与随机出点的功能以一个拨码开关SW1，进行切换。
中山大学数字电路实验九
学院: 数据科学与计算机学院专业：软件工程姓名: ******学号：*********日期： 2018年6月5日实验内容：计数器的设计预习报告4、异步触发器：存在触发器逐级延迟问题。
同步计数器：各级触发器输出相差小，译码时能避免出现尖峰，但是电路实现较复杂。
二、预习报告内容1使用JK触发器设计一个16进制异步加法计数器，并用逻辑分析仪观察并记录CP和每一位的输出波形。
1）真值表：2）选用JK触发器，控制函数：J0=K0=1J1=K1=1J2=K2=1J3=K3=1CLK由前一个触发器的输出连接（B0连接外部CLK）3）proteus仿真从左到右依次为Q0Q1Q2Q34）波形图A0为外部CLK，A1-A4分别为Q0Q1Q2Q3，成功实现。
内容2使用JK触发器设计一个16进制同步加法计数器，并用逻辑分析仪观察并记录CP和每一位的输出波形。
1）真值表同内容1.2）控制函数：J0=K0=1J1=K1=Q0J2=K2=Q0Q1J3=K3=Q0Q1Q2所有触发器CLK为同一个3）Proteus仿真4）波形图A0为CLK，A1-A4分别为Q0Q1Q2Q3内容3使用JK触发器和门电路设计实现一个二进制四位计数器模仿74LS194功能（详见实验七表二）。
要求在实验箱上设计实现左移或右移功能；在proteus软件上实现置零，保持，左移，右移，并行送数功能。
1）功能表2）逻辑表达式保持：Q N+1 = Q N右移：Q3N+1 = Q0 , Q2N+1 = Q3 , Q1N+1 = Q2 , Q0N+1 = Q2左移：Q3N+1 = Q2 , Q2N+1 = Q1 , Q1N+1 = Q0 , Q0N+1 = Q3并行送数：Q3N+1 = A , Q2N+1 = B , Q3N+1 = C , Q3N+1 = D注意：由于用到了数据选择器，右边的Q n为数据选择器的输出而不是JK触发器的输出3）Proteus仿真由于布局的原因，开关为00为并行送数，01为保持，10为左移，11为右移A）并行送数控制函数为：J n = D n , K n = （D = A、B、C、D）Proteus电路图：A、B、C、D为并行送数的数据B）保持控制函数为：J n = Q n , K n =Proteus电路图：C) 左移J3 = Q2 , K3 =J2 = Q1 , K2 =J1 = Q0, K1=J0 = Q3 , K0 =Proteus电路图：D) 右移J3 = Q2 , K3 =J2 = Q1 , K2 =J1 = Q0, K1 =J0 = Q3 , K0 =Proteus电路图：E)总图：其中两个74LS153决定了使用哪个功能的四个JK触发器A接S0, B接S1。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中山大学数字电路与逻辑设计实验报告
院系信息科学与技术学院学号
专业计算机科学类实验人
3、实验题目：AU(Arithmetic Unit,算术单元）设计。
实验内容：
设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。
当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。
S 输入1 输入2 输出Y 进/借位Cn
0 A B A+B 进位
1 A B A-B 借位
利用三种方法实现。
（1）利用卡诺图简化后只使用门电路实现。
（2）使用74LS138实现。
（3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。
实验分析：
真值表
S A B Y Cn
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 0 0
1 0 1 1 1
1 1 0 1 0
1 1 1 0 0
卡诺图：
S
AB 0 1 通过卡诺图可得：Y=A B+A B
00
01 11 100 0
1 1
0 0
1 1
S
AB 0 1
00 Cn=AB S +A BS
01 =(A S +A S)B
11 10
实验设计：
（1）利用门电路实现。
①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。
②用异或门74LS86实现输出Y.
③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。
（2）利用74LS138实现
①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。
②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。
③
将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn 。
0 0 0 1 1 0 0 0
（3）利用74LS151实现
将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。
Z即为输出Y、将D3、D5接高电平，其他接低电平。
Z即为输出Dn。
实验过程及出现的问题：
按如图所示接好电路
问题：由于实验电路箱中74LS86和74LS08不能同时工作，所以改用两次74LS00来实现与门。
实验结果：
如图为第一种方式实现的示波器显示结果。
D8为时钟CP1，D9、D10、D11分别为S、A、B,D13，D14为Y，Cn。
4、实验题目：ALU（Arithmetic&Logic Unit，算术逻辑单元）实验内容：用proteus设计一个六输入二输出的ALU.
控制端：S2、S1、S0决定ALU的8种功能，其中指定6种功能为与、或、非、异或、全加、全减，剩余功能自由拟定。
数据输入端：当ALU进行全加（全减）运算时，三个数据输入端分别为被加数（被减数）、加数（减数），进位（借位）。
当ALU 进行全加（全减）运算时，两个输出端分别为和（差）、进位（借位）。
当ALU进行逻辑运算时，两个输出端为逻辑运算的结果和结果的取反。
实验设计：
控制端功能S2 S1 S0
0 0 0 与
0 0 1 或
0 1 0 A非
0 1 1 B非
1 0 0 异或
1 0 1 全加
1 1 0 全减
1 1 1 清零
用两个74LS197实现六位数输入，用两个74LS151作为数据选择器输出，其中一个74LS197的八进制输出端作为74LS151的地址输入端，另一个74LS197的八进制输出端进行逻辑门运算作为D0~D8的输出。
全加，全减的真值表
A（被加数）B（加数）C（进位）Y1(和）Y2（进位）0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Y1=A⊕(B⊕C)
Y2=AB+(A⊕B)C
A（被减数）B（减数）C（借位）Y1（差）Y2(借位）0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
Y1=A⊕(B⊕C)
Y2=A(B⊕C)+BC;
实验过程及出现的问题：
①由于proteus没有74LS151，故用74HC151代替。
②考虑到用门电路实现全加，全减所需原件过多，故用74LS138
实现全加，用74LS153实现全减。
由真值表得
③，按照设计在proteus上实现ALU. 如图
实验结果：
其中A0为时钟cp0，A1~A6为六个输入，A8，A9为两个输出。
实验总结与设计体会：
1、一种功能可以有多种方法实现，如实验三可以用逻辑门，可以用74LS138，可以用74LS151实现，实验四中全加全减器的实现也是。
最重要的是要找最简单的实现方法，以及分析可行性。
2、实验前一定要先分析实验所需的原件，以及要如何实现，在实验过程中才能对实验有清晰的认识，不会因为连线过多而导致混乱，如实验四中所需原件和连线都比较多。
3、用实验电路箱和proteus做实验有很大的区别，实验箱的器件较少，所以要利用已有的器件替代没有的器件，proteus的原件多，但设计时要学会简化。