基于多DSP的雷达阵列信号处理系统_马友科

基于多DSP的雷达阵列信号处理系统马友科,宋万杰,吴顺君,蔡乾(西安电子科技大学雷达信号处理国家重点实验室,陕西西安710071)摘 要:利用T S201超高性能的计算处理能力以及F PGA支持的高速接口交换能力,实现了一种对算法的适应性强、结构扩展方便的通用信号处理板,设计了一种基于该通用信号处理板的米波雷达阵列信号处理系统,并以幅相校正、自适应旁瓣相消的算法实现为例,详细介绍了该阵列信号处理系统算法的实现方法。

该系统运行稳定可靠,达到了系统的设计要求。

关键词:阵列信号处理系统;数字信号处理机;幅相校正;自适应旁瓣相消中图分类号:T N957 文献标识码:A 文章编号:1672 2337(2009)02 0115 04Design of Array Signal Processing System in VHF RadarBased on Multiple ADSP TS201ProcessorsM A You ke,SONG Wan jie,WU Sh un jun,CAI Qian(National K ey L a b of Rad ar S ig nal Pr oc essing,X id ian Univ ersity,X i an710071,China)Abstract:In this paper,multiple DSPs are adopted to design t he arr ay signal processing system.By uti lizing the hig h pr ocessing ability of the T S201and the hig h speed data exchange ability suppor ted by F PG A, a general arr ay sig nal pr ocessing sy stem w ith stro ng adaptability and easy ex pansio n ability is fulf illed fo r ra dar signal pr ocessing.Implementat ion of the alg or ithm,such as A SL C and calibratio n of magnitude and phase,is descr ibed in detail.T he w hole system wo rks w ell,and meet s the r equir ement of the system desig n.Key words:arr ay signal pro cessing sy stem;dig ital signal pro cessor(DSP);calibratio n o f mag nitude and phase;adaptive side lo be cancellat ion(A SL C)1 引言随着隐身技术、反辐射导弹和低空空防技术的发展,特别是隐身技术的迅速发展,对雷达提出了新的挑战和更高的要求。

而米波雷达由于具有良好的反隐身效果,因此在近几年受到了越来越多的关注。

阵列信号处理本质是利用空间分散排列的传感器阵列和多通道接收机来获取信号的时域和空域等多维信息,以达到检测信号和提取其参数的目的。

阵列信号处理的主要内容包括波束合成、旁瓣相消、旁瓣匿影和空间谱估计等。

采用阵列天线的米波雷达,天线波束指向灵活,通道数多,数据量大,因此,算法复杂度的增加和实时性的要求,就要求信号处理系统的处理与存储能力必须满足系统需要。

2 阵列信号处理系统的组成根据信号处理系统要完成的功能和作用,将整个系统分为通道处理、A频段检测、B频段检测、测高预处理和测高五个功能模块,每个模块分别由一块处理板来实现,其系统结构如图1所示。

图1 阵列信号处理系统的组成结构第2期2009年4月雷达科学与技术Radar Sci ence and Technol ogyV ol.7N o.2A pr il2009收稿日期:2008 09 19;修回日期:2008 10 313 阵列信号处理系统通用信号处理板的硬件设计如果对该阵列信号处理系统的各个功能模块分别进行硬件设计,存在的问题是各硬件功能单一、研制的周期较长且有一定的重复性等。

因此,在满足各功能模块要求的基础上,设计一种核心处理模块标准化、数据传输接口由用户自己定义的通用信号处理板,通过不同的软件编程实现不同的功能,不仅可以使信号处理系统的灵活性、可扩展性和开放性大大增强,还可以缩短开发周期,降低成本。

考虑到通用信号处理板需要多DSP 并行流水处理、高速的数据吞吐率和大的存储空间,选用了ADSP TS201,它是ADI 公司最新型号的Tiger SH ARC 架构高性能浮点数字信号处理器,可满足多种实时信号处理的需要。

TS201具有最高达600MH z,1.67ns 的指令周期,拥有24M bit/s 的片内存储器。

它包括双运算模块以及用于地址产生和指针操作的双整数ALU;此外还有14路DMA 控制器、外部端口、4个链路口、SDRAM 控制器、4个可编程flag 引脚和2个定时器的集成I/O 。

该处理器支持32bit 和40bit 浮点及8,16,32和64位定点处理。

通常的多DSP 设计有共享总线和链路口耦合两种结构。

多处理器共享总线结构的优点是提供全局物理地址空间,可以从任何处理器对等访问全部主存。

Tig erSH ARC 系列的DSP 可以把多DSP 的地址空间映射到主机的内存空间或I/O 空间进行统一访问。

但是共享总线的缺点也是明显的,当处理器数目多且处理器间数据交换频繁时,总线竞争会造成数据通信的总线瓶颈。

使用链路口耦合不涉及总线仲裁,各DSP 可以独立设计,各DSP 之间的链路口无缝连接,片间连接线少,大大降低了硬件设计的难度,PCB 布线也更容易实现。

此外,链路口传输以DM A 方式进行,数据的传输不会占用DSP 内核的运算时间,可以提高运算板实时系统的性能。

本文采用后者。

利用LVDS 链路口通信协议简单、数据传输率高的特点,将4片ADSP TS201交叉两两互连,构成松耦合的多处理器系统,如图2所示。

各DSP 通过链路口可以在任何两个DSP 之间进行500M B/s 的数据传输。

考虑到大量的差分线、多个电源层和地层,采用12层PCB 设计,实物照片如图3所示。

DSP 主频已经达到了600M H z,大部分的信号都工作在50M H z 以上,因此,参考文献[1 2],再采取必要的措施,保证信号的完整性。

FPGA 主要完成系统中各模块间的I/O 时序控制、数据缓存、数据串并转换和数据高速交换的功能。

根据文献[3],分析4片DSP 的功耗,选用了T I 公司两款输出电压可调的电源模块。

FPGA 通过两套独立的32位外部数据总线与DSP 连接,采用流水协议,在外部总线工作频率为50M H z 时,可以实现400MB/s 的数据传输速度,系统中DSP 与FPGA 之间还通过2个链路口相连,为保证工作可靠,链路口工作频率为DSP 核时钟频率的1/2,位宽4bit,这样可提供另外1.2GB/s 的数据吞吐量。

数据的快速交换,保证了实时处理的要求。

116雷达科学与技术第7卷第2期4 算法功能的设计实现在DSP 和FPGA 构建的通用处理板基础上,我们可以对DSP 和FPGA 编程完成算法功能,实现高速实时的数字信号处理能力。

下面以通道处理为例,说明如何实现幅相校正和自适应旁瓣相消算法[4]。

通道处理的信号处理流程如图4所示。

图4 通道处理的信号处理流程(1)FPGA 接收光纤送来的16路数据;(2)FPGA 通过总线将16路数据发送至DSP0;(3)DSP0将数据及计算出的幅相校正权系数分发到其他3片DSP,每片DSP 处理4路,分别进行幅相校正、自适应旁瓣相消和脉压等;(4)每片DSP 将处理的结果通过链路口汇集到DSP1;(5)DSP1将12路主信号通过链路口发送至测高预处理板,同时将数据进行浮点到定点转换并发送至FPGA;(6)FPGA 将12路数据进行波束合成后分别发送至A 、B 频段检测板进行后续处理。

4.1 幅相误差校正通道的幅度和相位误差会严重影响阵列信号进行数字波束形成的效果,因此必须先对信号进行幅相校正[5]。

信号通过不同的通道进入波束形成器,相当于经过了不同的滤波器。

假设10个通道对应的10个不同滤波器的传递函数为H 1(w )= 1(w )exp[j 1(w )]H 10(w )= 10(w )exp[j 10(w )](1)只要知道它们之间的相对关系便能校正各通道间的幅相误差。

假设加入的校准信号为s(w )(本阵列信号处理系统中选择点频信号进行单频点校准),则波束形成器上接收的第k 个通道的信号为s k (w )= k (w)exp[j k (w)]*s(k),k=1,2, ,10(2)为了得到通道间不一致性,以通道1的数据为参考信号(可以任取一个通道信号),那么通道k 和通道1之间的差异用复数除法可以得到s k (w )s 1(w )= k (w )1(w )ex p[j ( k (w )- 1(w ))](3)由于本系统发射信号脉冲为窄带信号,可以假设它们对于相同载频的信号为一常数,所以式(3)可以写为s k (w )s 1(w )=A k A 1ex p[j (B k -B 1)](4)该复数是第k 个通道幅相校准权系数。

正常工作时,通道处理板对每个通道的信号用其对应的系数进行补偿,这样就消除了不同通道间幅相误差的影响。

4.2 自适应旁瓣相消在雷达抗干扰中,通常最难对付的是有源干扰,对付从旁瓣进入的有源干扰的有效方法是采用自适应旁瓣相消技术。

自适应旁瓣相消的基本原理是:假定主天线(包含旁瓣)输入为d(t),辅助天线输入为x 1(t),x 2(t), ,x N (t),则输出信号y (t)为y (t)=d(t)-W T X (5)式中, W =W 1W 2 W N X =X 1(t)X 2(t) X N (t)在使输出信号y (t)的功率E{|y (t)|2}最小的条件下,我们可以得到最佳权值W opt 为W opt =R -1xx R xd(6)即常用的Wiener H o pf 方程。

式中,W opt 为辅助天线的最优权矢量,W opt =[W 1 W 2 W N ];R xx 为辅助天线接收的干扰协方差矩阵,1172009年第2期马友科:基于多DSP 的雷达阵列信号处理系统R xx =Ex *1x *2 x *N[x 1 x 2 x N]R xd 为主、辅天线干扰的相关矢量,R xd=E dx *1x *2x *N因此,自适应天线旁瓣相消系统是通过在主天线旁增加辅助天线的方法形成部分自适应阵,通过信号处理的手段分析、估计干扰信号到达的信息,自适应修改相消最优权值并对辅助天线加权,使得由主天线旁瓣进入的干扰与辅助天线进入的干扰相当,从而通过相减来实现消除主天线旁瓣进入的干扰。