Itanium安腾

Itanium（官方中文名称为安腾），是 Intel Itanium 架构（通常称之为IA-64）的 64位处理器。

Intel 推出了两个 Itanium 的家族：其一是Itanium，另一个是Itanium 2。

在2007年11月1日，Itanium 2 的家族又再一次称为Itanium。

该处理器的市场定位是在于企业服务器与高性能运算系统。

该架构由 HP 创始，后来则是 HP 与 Intel 共同开发。

Itanium的微架构是彻底的不同于其他 Intel 处理器采用的x86（包含x86-64）架构。

这个架构是建基于显性的指令并发，由编译器来决定哪些指令并发处理。

这种方式允许处理器在每个周期最多可以运行 6 个指令。

与超标量架构的不同点，Itanium在并发处理中并没有复杂的线路来判断指令依赖性，所以编译器必须要在编译的时候就已经处理妥当。

在一系列的拖延开发进度后，第一款 Itanium 于 2001年推出，性能更强的 Itanium 处理器在之后则是有周期性的持续推出。

采用 Itanium 处理器的制造商之中，以 HP 的制造量最多。

在 2007年，Itanium 在企业界系统采用的架构之中是位于第四名，而前三名则是x86-64、IBM POWER与SPARC。

Intel 推出最新的 Itanium 处理器为 Montvale 核心，于 2007年 11月推出。

[1][编辑]历史搭载Itanium处理器的服务器销售预测表[2][3][编辑]开发：1989 至 2001在 1989 年，HP认为RISC架构将来会遇到每周期只能运行一个指令的瓶颈。

而 HP 的研究员在研究一个称之为显式并发指令运算（EPIC）的新架构，该架构允许处理器在一个周期内运行多条指令。

EPIC 是一种超长指令字（VLIW）架构，每个这种指令即包含多条小指令。

使用 EPIC 技术后，编译器就能决定让这些小指令同时运行于单一周期，因此处理器能够简单的运行这些指令而不需要很复杂的架构去决定哪些指令能够并发运行。

[4]HP 认为它对个别企业系统公司不具有足够的成本效益来自行开发自己的处理器，所以 HP 在 1994年与 Intel 结为合作伙伴来开发 EPIC 为基础的 IA-64 架构。

而 Intel 预测 IA-64 微处理器将会被使用多数的企业系统制造业采用而给予大量的开发资源。

在1998年，HP 与Intel 发表共同的大规模合作开发的成品，内部代号为Merced。

[4]在开发期间，Intel、HP 还有工业分析家预测 IA-64 将会支配服务器、工作站、高级电脑，甚至取代RISC与CISC架构的所有既有产品。

此预测导致Compaq与Silicon Graphics决定放弃Alpha与MIPS 架构的未来开发计划而偏爱转移至 IA-64 架构。

[5]数个集团分别开始为该架构开发操作系统，包含Microsoft Windows、Linux与Unix的派生版本像是HP-UX、Solaris、Tru64 UNIX与Project Monterey[6]（后三者在进入市场之前就已被取消）。

在 1997 年发现 IA-64 架构与该编译器的开发难度比预期还要高，所以 Merced 的推出时间就一再顺延。

[7]该技术困难包含需要非常大量的晶体管才能处理超长指令与大量高速缓存。

在该架构的专案还有一些结构性的问题，在两部分的集成团队使用不同的算法而有些微不同的优先度。

自从第一颗 EPIC 架构的处理器 Merced 推出后，开发团队也陆续遭遇更多之前未预料到的问题。

除此之外，EPIC 的概念依赖于编译器的处理能力，而之前完全没有实现过，所以许多未预测到的研究也出现。

Intel 在1999年10月4日发表该处理器的官方名称 Itanium。

[8]几小时之后观察家指出该处理器参考Itanic，[9]源自于Titanic，在 1912 年沉没的号称“不可能”沉没的远洋邮轮。

不少评论媒体暗示 Itanium 像是个大白象耗资亿元的产物却无法达到既定性能与销售量。

但此时 RISC 与 CISC 的架构长足的增强超标量的性能，能够不使用 EPIC 的技术来破除单一周期只能运行一个指令的魔咒。

[编辑]第一代 Itanium 处理器：2001 至 2002第一代 Itanium 处理器商标ItaniumItanium 处理器生产时间2001年 6月至2002年 6月制造商Intel处理器速度733 MHz 至800 MHz前端总线速度266 MT/s制作工艺0.18µm指令集架构Itanium接口PAC418核心MercedItanium 800MHZ L3 4MItanium 800MHZ L3 4M 处理器Itanium 800MHZ L3 4MItanium 800MHZ L3 4M 处理器第一代 Itanium 在 2001年 6月推出，但是却不优于同时代的 RISC 与 CISC 处理器。

Itanium与 x86 的低级服务器（小于4 CPU 的系统）竞争，还有跟高级的IBM POWER架构与SPARC架构竞争市场。

而 Intel 重新定位 Itanium 指向高级商务与高性能运算系统，尝试去复制 x86 架构中非常成功的横向市场发展（单一架构，多个系统制造厂）。

不过却被局限在业界不想更换 HP 制造的PA-RISC与Alpha，还有SGI制MIPS架构的高性能运算系统。

因为当 x86 架构切入商用市场上，POWER 与 SPARC 架构还算是很强健的。

以预算为主的考量，x86 在商用运算的横向发展中是非常优秀的选择。

HP 与 Intel 此时发现 Itanium 无法与其他系统相提并论，就在一年后就推出 Itanium 2 来取代旧有的 Itanium。

由于缺乏足够的产额、差劲的性能，还有高售价，第一代 Itanium 只有售出几千组系统。

不过这些系统在开发Itanium 2 的软件时是相当有用的。

不过既使如此，IBM 还是有制造出搭载此处理器的超级电脑。

[10][编辑]Itanium 2处理器：2002 至今Itanium 2 商标Itanium 2 于 2002年推出，它的市场定位改成企业服务器而不是整个高性能运算的范围。

最初 Itanium 2 的内部代号为 McKinley。

它使用 180 纳米制程，不过它解决了很多前一代性能不彰的问题。

[11]在 2003年，AMD推出Opteron，是第一款含x86-64技术的处理器。

而它在企业服务器的领域中被快速接纳的原因是它能够很容易的从x86的架构中升级。

而 Intel 则是在 2004年推出有 x86-64 技术的 Xeon 处理器还击。

[12] 2003年 Intel 也推出了新的 Madison 核心的Itanium 2。

采用 130 纳米制程制造而成，而更新的 Montecio 则是在 2006年 6月推出。

在 2005年 3月，Intel 宣布它正在运行新的 Itanium 计划，代号为Tukwila将于 2007年问世。

Tukwila 将配备四颗处理器，而且会用新的通用系统接口取代原有 Itanium 总线，而这种接口也会应用在 Xeon 上面。

[13]之后 Intel 说明 Tukwila 的问世将顺延至 2008年年尾。

[14]在 2005年 11月，主要几个 Itanium 服务器制造厂商与 Intel 与一些软件开发商成立了 Itanium 解决方案联盟来宣传此架构且加速软件支持度。

[15]而该协会发表初协会会员在 2010 年底将投资共 100亿美元为发展 Itanium。

[16]不过 Itanium 并不是 Intel 的主力产品。

Intel 并没有说明制造出多少产品，但有一个业界分析家指出在 2007年 Intel 大约生产 20 万颗处理器。

[17][编辑]架构Intel Itanium 架构图Intel 有庞大的 Itanium 指令集与微架构的纪录文件，[18]而且技术文件也提供浏览。

[19][7]该微架构在历史上曾几度更名。

HP 称之为EPIC，后来改为PA-WideWord，后来 Intel 称之 IA-64，之后又改为Itanium 处理器架构 (IPA)，[20]在提出Intel Itanium 架构之前，该架构通常称为IA-64。

这是明确且并发的 64 位暂存器架构。

基础的数据长度为 64 个比特，并能提供寻址，逻辑寻址空间为 264字节。

该架构并能提供分支预测与预测运行。

它使用硬件暂存器更名结构而不是简单的暂存器映射。

这相同的结构也用于判断允许并发运行循环。

这些能力是可以被编译器控制的：每个指令字包含许多此动作。

这就是该架构的特点之一。

此架构提供 128 个整数暂存器、128 个浮点数暂存器、64 个单比特预测器与 8 个分支暂存器。

而浮点数暂存器的长度高达 82 个比特而能够提供精确的运算结果。

[编辑]指令运行每个 128 位的指令字就包含三个小指令，预读机制可以在每个周期中从 L1 高速缓存中读取两个指令到管线。

当编译器能够在这个机制上获得最大优势，处理器就能在每个周期中运行六条指令。

该处理器在 11 个组群中有 30 个功能性运行单位。

每一个单位能够运行指令集中的特殊子集，除非为了等候数据中止运行，否则每个单位就会每个周期运行一个指令。

且并不是在一个组群的所有单位运行指令集的相同子集，而是共同的指令能在多个单位中被运行。

这些组群包括：∙六个一般的 ALU、两个整数单位与一个移位单位∙四个数据高速缓存单位∙六个多媒体单位、两个平行移位单位、一个平行乘法器与一个组群计数器∙两个浮点乘积累加器，两个“杂项的”浮点单位∙三个分支单位因此，编译器能时常聚集指令进入同时能运行的六个的组群。

因为浮点单位运行一次乘积累加运算，当应用程序需要将相加数值做乘积，一个浮点指令就能运行二个指令的工作：这在科学处理中非常常见。

当这种情况发生后，处理器就能在每个周期运行四个指令（4 FLOPS）。

比方来说，800 MHz 的 Itanium 理论运算能力为 3.2 G FLOPS，然后最快的 Itanium 2，时钟频率微 1.67 GHz 的运算能力则达 6.67 GFLOPS。

[编辑]存储器架构Itanium 2 处理器层次结构式的使用共享的高速缓存。

等级1（L1）有16KB的指令高速缓存与16KB的数据高速缓存。

等级2（L2）是256KB 的统一型（指令与数据共用）高速缓存。

L3也是统一型的高速缓存，不过大小从1.5MB至24MB不等。

在256KB的L2高速缓存中包含了足够的逻辑电路来处理信号量就不需要使用到算术逻辑单元（ALU）。