第六章输入输出系统-Read
计算机组成原理第六章课件白中英版
66MHz的Pentium，基本非流水线总线周期
64÷2×66×106 bps＝264 MB/S
66MHz的Pentium，2-1-1-1猝发读周期
32÷5×66×106 B/S＝422.4 MB/S
【例1】(1)某总线在一个总线周期中并行传送4个字 节的数据，假设一个总线周期等于一个总线时钟周期， 总线时钟频率为33MHz，则总线带宽是多少?
STROBE*（选通）信号
•输出低有效，才能使打印机接收数据
ACK*（响应）信号
•打印机接收数据结束回送负脉冲响应信号
BUSY（忙状态）信号
•打印机忙于处理接收到的数据，不能接收新的数据
6.3.3 总线数据传送模式
读数据传送：数据由从设备到主设备 写数据传送：数据由主设备到从设备 猝发传送（数据块传送）
演示
每个数据位都需要单独一条传输线。二进制数 “0”或“1”在不同的线上同时进行传送
串行通信
串行通信：将数据分解成二进制位用一条信号 线，一位一位顺序传送的方式
串行通信的优势：用于通信的线路少，因而在 远距离通信时可以极大地降低成本
通信协议（通信规程）：收发双方共同遵守
解决传送速率、信息格式、位同步、字符同步、 数据校验等问题
发送8位数据：59H＝01011001B，偶校验、两个停止位
6.3.1 总线的仲裁
主设备(Master)：控制总线完成数据传输 从设备(Slave)：被动实现数据交换 总线仲裁：决定当前控制总线的主设备
•集中仲裁：中央仲裁器负责 •分布仲裁：比较各个主设备仲裁号决定
某一时刻，只能有一个主设备控制总线， 其它设备此时可以作为从设备
IDL入门教程_06(在IDL中读写数据)
第六章在IDL中读写数据本章概要本章旨在介绍IDL中的常用的输入和输出程序。
IDL中的基本原则是：“只要有数据，就可以将其读进IDL”。
IDL没有格式要求，也没有特别要求在将数据带入IDL时对数据进行准备。
这使得IDL成为目前功能最强、最灵活的科学可视化分析语言。
具体来说，将学习：1.如何打开文件进行读写2.如何查找文件3.如何获得文件I/O的逻辑设备号4.如何获得机器的独立文件名5.如何读写ASCII或格式化的数据6.如何读写非格式化的或二进制数据7.如何处理大型数据文件8.如何读写通用的文件格式，如GIF和JEPG文件打开文件进行读写IDL中的所有输入和输出都是通过逻辑设备号完成的。
可以把一个逻辑设备设想为一个管道，这个管道连接着IDL和要读写的数据文件。
要从一个文件中读写数据，必须首先把一个逻辑设备号连接到一个特定的文件。
这就是IDL中三个Open命令的作用：openr 打开文件进行读。
openw 打开文件进行写。
openu 打开文件进行更新（也就是说，读和/或写）。
这三个命令的语法结构是完全相同的。
首先是命令名，后面是一个逻辑设备号和要与该逻辑设备号相连的文件名。
例如，将文件名temp596.dat和逻辑设备号20相连以便可以在此文件里面写入内容。
如下：OpenW, 20,‟temp596.dat‟将会看到Open命令更常用的书写方式。
例如，可能会看到类似于如下的IDL代码：OpenR, lun, filename此例中，变量lun保存了一个有效的逻辑设备号，变量filename代表一个机器特定的文件名，这个文件名将和此逻辑设备号联系起来。
注意，变量filename是一种机器特定的格式。
这意味着如果它含有特定的目录信息，它必须用本地机器的语法来表达。
而且它在某些机器（比如，UNIX机器）上具有大小写敏感性，因为在这些机器上文件名有大小写敏感性。
查找和选择数据文件IDL被广泛使用的原因之一，是IDL可以在许多不同的计算机操作系统中运行。
输入输出系统简称IO系统(与“系统”有关的文档共6张)
6.1 引 言
1. 输入/输出系统简称I/O系统
包括： I/O设备 I/O设备与处理机的连接
2. I/O系统的重要性
◆ 完成与外部系统的信息交换，是Von Neumann
结构计算机的重要组成部分之一。 ◆ 衡量指标
第一页，共6页。
1／6
6.1 引 言
响应时间（Response Time）
够减少系统响应时间。 仍然会导致CPU处于空闲状态。 CPU性能浪费在I/O上。
第三页，共6页。
3／6
6.1 引 言
例6.1 假设一台计算机的I/O处理占10％，当其CPU性 能改进，而I/O性能保持不变时，系统总体性能会出现什 么变化？
如果CPU的性能提高10倍 如果CPU的性能提高100倍
仍I/O然设会备导与致处C理P机U处的于连空接闲◆状态可。 切换的进程数量有限，当I/O处理较慢时，
◆ 完成与外部系统的信息交换，是Von Neumann
仍然会导致CPU处于空闲状态。 ◆ 完成与外部系统的信息交换，是Von Neumann
结构计算机的重要组成部分之一。 1 I/O系统性能与CPU性能 如果CPU性能提高100倍，程序的计算时间为： CPU性能浪费在I/O上。 ◆ 多进程技术只能够提高系统吞吐率，并不能
解：假设原来的程序执行时间为1个单位时间。如果 CPU的性能提高10倍，程序的计算（包含I/O处理）时 间为：
(1 - 10%)/10 + 10% = 0.19
第四页，共6页。
4／6
6.1 引 言
即整机性能只能提高约5倍，差不多有50％的
CPU性能浪费在I/O上。 如果CPU性能提高100倍，程序的计算时间为： (1 - 10%)/100 + 10% = 0.109
西安交大-计算机系统结构复习提纲(可打印)
1. 开发 ILP 的两种方法 硬件动态，软件静态
2. 流水线中的调度策略 集中式调度、分布式调度 动态调度——乱序 Tomasulo 算法 分布式检测：重命名（换名）
3. 动态分支预测 针对控制相关，由硬件处理， 分支历史表 BHT——历史状态， 分支目标缓冲器 BTB——历史目标地址
5. 指令结构功能设计 CISC 机：三个目标优化 （也反映了编译，操作系统和系统结构的关系） 面向目标程序、面向高级语言、面向操作系统
RISC 机： 导致 RISC 机产生的缘由； （2-8 定理；控制器负责；不易纠错修改） 设计 RISC 机遵循的基本原则；
三、计算与设计
1. 指令格式设计 2. 指令格式的优化
延迟转移技术（延迟槽） 9. 流水线中的中断处理
不精确断点、精确断点 10. 向量处理机
向量数据表示，向量指令 向量处理方式
三、计算与设计
1. 时空图 2. 性能分析 3. 非线性流水线最小平均启动时间
第四章：指令级并行
一、基本概念——名词
超标量，超流水，动态调度，静态调度，超长指令字，保留站，Tomasulo 算法，ILP，BHT， BTB，ROB，前瞻执行（先执行再确认）
计算机系统结构是机器语言程序员或编译程序编写者所看到的外特性。所谓外特性，就 是计算机的概念性结构和功能特性。
（还有一个系统结构定义，这是由于存在计算机系统层次结构，不同的人看到不同的计 算机结构） 2. 计算机系统结构、组成与实现的三者关系：
系统结构——存在某个部件 计算机组成——罗技实现，门一级实现 计算机实现——物理实现，器件一级实现
第三章：流水线技术
一、基本概念——名词
先行控制，流水线，单功能流水线，标量流水线，重定向，分支预取，专用通道，无冲突调 度方法，冲突向量，启动距离，性能分析，时空图，缓冲技术，预处理等
计算机原理 第六章输入输出系统
1
2
3
为保证总线所传输的信息的有效性，总线 信息应具有单一性：在同一时刻至多只能有一 个部件向总线发送信息，但可以有多个部件同 时接收总线信息。
1. 总线电路： 输出挂在总线上的部件需通过“总线电路” 向总线发送信息。
总线电路由三态输出器件（TSL器件）承担。 input TSL control output
1. ISA总线：用于IBM PC/XT 微机系统，(8086)，一共６２根信号线， 其中２０根地址线，８根数据线，４个读写信号，６个中断请求线，３ 路ＤＭＡ请求，还包括时钟、电源线和地等，总线带宽 8.33 MB/s。
２．EISA总线 （80386）， 数据线扩展到了３２位，带宽达到了33.3MB/s。 3. PCI总线：（Peripheral component interconnection）（外围部 件互连） 总线频率为33 MHZ→66MHZ→133MHZ, 可以直接连接高速外部 设备。 同步时序总线，对地址信号和数据信号分时复用， 64根线，采用集中式的总线仲裁方式。 ４．AGP总线（加速图形接口总线） AGP总线把主存和显存连接起来，不再走PCI总线。 ５．USB总线（通用串行总线）主要用于连接低速输入输出设备。 带宽为1.5MB/s。
3. 控制总线CB（Control Bus） 控制总线用来传送各类控制/状态信号。
包括I/O读写命令，MEMR/W存储器读写命令，应答信号，总线请求与 总线使用信号，复位信号，时钟信号等。
4. 电源线
许多总线标准中都包含了电源线的定义，主要有+5V逻辑电源；GND逻 辑电源地；-5V辅助电源；±12V辅助电源。
２．计数器查询方式
在计数器查询方式中，总线上的任一设备申请使用总线时，通过 BR线发出总线请求。
第六章输入输出接口基础(CPU与外设之间的数据传输)
§6.1 接口的基本概念
3、什么是微机接口技术？
处理微机系统与外设间联系的技术 注意其软硬结合的特点 根据应用系统的需要，使用和构造相应的接 口电路，编制配套的接口程序，支持和连接 有关的设备
§6.1 接口的基本概念
4、接口的功能
⑴对I/O端口进行寻址，对送来的片选信号进行 识别；
(2)根据读/写信号决定当前进行的是输入操作还 是输出操作，对输入输出数据进行缓冲和锁存 输出接口有锁存环节；输入接口有缓冲环节 实际的电路常见： 输出锁存缓冲环节、输入锁存缓冲环节
对接口内部寄存器的寻址。
P279
§6.2 CPU与外设之间数据的传送方式
CPU与外设之间传输数据的控制方式通常有 三种： 程序方式:
• 无条件传送方式和有条件传送方式
中断方式 DMA方式
§6.2 CPU与外设之间数据的传送方式
一、程序方式 指用输入/输出指令，来控制信息传输
的方式，是一种软件控制方式，根据程序控 制的方法不同，又可以分为无条件传送方式 和条件传送方式。
输入数据寄存器：保存外设给CPU的数据 输出数据寄存器：保存CPU给外设的数据
⑵ 状态寄存器
保存外设或接口电路的状态
⑶ 控制寄存器
保存CPU给外设或接口电路的命令
§6.1 接口的基本概念
接口电路的外部特性 主要体现在引脚上，分成两侧信号 面向CPU一侧的信号：
用于与CPU连接 主要是数据、地址和控制信号
程序不易阅读（不易分 清访存和访问外设）
00000
I/O 部分
§6.1 接口的基本概念
独立编址方式
FFFFF
优点：
I/O端口的地址空间独立
内存 空间
控制和地址译码电路相对简单 FFFF I/O
计算机操作系统第四版-汤小丹-教案
2. 多道批处理系统的优缺点 多道批处理系统的优缺点如下： (1) 资源利用率高。引入多道批处理能使多道程序交替 运行，以保持CPU处于忙碌状态；在内存中装入多道程序可 提高内存的利用率；此外还可以提高I/O设备的利用率。 (2) 系统吞吐量大。能提高系统吞吐量的主要原因可归 结为：① CPU和其它资源保持“忙碌”状态；② 仅当作业 完成时或运行不下去时才进行切换，系统开销小。
图1-4 单道批处理系统的处理流程
2. 单道批处理系统的缺点 单道批处理系统最主要的缺点是，系统中的资源得不到 充分的利用。这是因为在内存中仅有一道程序，每逢该程序 在运行中发出I/O请求后，CPU便处于等待状态，必须在其 I/O完成后才继续运行。又因I/O设备的低速性，更使CPU的 利用率显著降低。图1-5示出了单道程序的运行情况，从图 可以看出：在t2～t3、t6～t7时间间隔内CPU空闲。
图1-2 I/O软件隐藏了I/O操作实现的细节
1.1.3 推动操作系统发展的主要动力 1．不断提高计算机资源利用率 2. 方便用户 3. 器件的不断更新换代 4. 计算机体系结构的不断发展 5. 不断提出新的应用需求
1.2 操作系统的发展过程
在20世纪50年代中期，出现了第一个简单的批处理OS； 60年代中期开发出多道程序批处理系统；不久又推出分时系 统，与此同时，用于工业和武器控制的实时OS也相继问世。 20世纪70到90年代，是VLSI和计算机体系结构大发展的年代， 导致了微型机、多处理机和计算机网络的诞生和发展，与此 相应地，也相继开发出了微机OS、多处理机OS和网络OS， 并得到极为迅猛的发展。
目录
第一章 操作系统引论 第二章 进程的描述与控制 第三章 处理机调度与死锁 第四章 存储器管理 第五章 虚拟存储器 第六章 输入输出系统 第七章 文件管理 第八章 磁盘存储器的管理 第九章 操作系统接口 第十章 多处理机操作系统 第十一章 多媒体操作系统 第十二章 保护和安全
第六章模拟量输入输出接口
捕捉时间/保持下降率与Ch有关；Ch最好为聚苯/聚 四氟乙烯电容。
微机系统与接口
东南大学 36
生产过程微机控制系统结构
微机系统与接口
东南大学 30
采样／保持器（Sample/Holder)
作用:解决快变模拟信号的AD转换问题 使转换误差小于量化误差（书P395计算）
常用S/H芯片 LF1/2/398, AD582K 主要参数：
工作电压；捕捉时间；输入电阻；输出电阻; 功耗
微机系统与接口
东南大学 31
逐次比较模数转换器ADC
AD574转换时序
微机系统与接口
东南大学 19
读AD574转换结果时序
微机系统与接口
东南大学 20
AD574A应用——接口（也可参考书P400）
微机系统与接口
东南大学 21
AD574A应用——控制信号
控制信号——由地址译码电路产生
使R/C=0，启动A/D转换 ——地址译码输出DR0控制
（转换完）读入高4位 ——地址译码输出DR1控制
Is(off) 漏电流。 在开关断开时,仍有电流通过开关（0.2~2nA）
Iout(off) 开关断开时，输出端的电流。(1~10nA) ton(μs) 选通信号EN达到50％到开关接通的时间延 迟。(0.8μs） ts 选通信号EN达到50％到开关断开时的延迟。
微机系统与接口
东南大学 29
ＭＵＸ主要性能参数（续）
JNZ TEST ；未转换完，再测试
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
体系结构6-0
第六章 输入输出系统
6.2
解： 加速比＝14.710
/%902/%101=+ 本题再次反映了Amdahl 定律，要改进一个系统的性能要对各方面性能都进行改进，不然系统中最慢的地方就成为新系统的瓶颈。
6.3假设磁盘空闲，这样没有排队延迟；公布的平均寻道时间是9ms ，传输速度是4MB/s ，转速是5400r/min ，控制器的开销是1ms 。
问读或写一个512字节的扇区的平均时间是多少？
解：
平均磁盘访问时间
= 平均寻道时间 + 平均旋转延迟 + 传输时间 + 控制器开销 15.725m 1 0.125 5.6 9 1ms 4.0MB/s 0.5KB 5400r/min 0.5 9ms = + + + = + + +
假设实际测得的寻道时间是公布值的33%，则答案是：
3ms + 4.2ms + 0.1ms + 1ms = 8.3ms
6.x 盘阵列有哪些分级？各有什么特点？
RAID0亦称数据分块，即把数据分布在多个盘上，实际上是非冗余阵列，无冗余信息。
RAID1亦称镜像盘，使用双备份磁盘。
每当数据写入一个磁盘时，将该数据也写到另一个冗余盘，这样形成信息的两份复制品。
如果一个磁盘失效，系统可以到镜像盘中获得所需要的信息。
镜像是最昂贵的解决方法。
特点是系统可靠性很高，但效率很低。
RAID2位交叉式海明编码阵列。
原理上比较优越，但冗余信息的开销太大，因此未被广泛应用。
RAID3位交叉奇偶校验盘阵列，是单盘容错并行传输的阵列。
即数据以位或字节交叉的方式存于各盘，冗余的奇偶校验信息存储在一台专用盘上。
RAID4专用奇偶校验独立存取盘阵列。
即数据以块(块大小可变)交叉的方式存于各盘，冗余的奇偶校验信息存在一台专用盘上。
RAID5块交叉分布式奇偶校验盘阵列，是旋转奇偶校验独立存取的阵列。
即数据以块交叉的方式存于各盘，但无专用的校验盘，而是把冗余的奇偶校验信息均匀地分布在所有磁盘上。
RAID6双维奇偶校验独立存取盘阵列。
即数据以块(块大小可变)交叉的方式存于各盘，冗余的检、纠错信息均匀地分布在所有磁盘上。
并且，每次写入数据都要访问一个数据盘和两个校验盘，可容忍双盘出错。
RAID7是采用Cache 和异步技术的RAID6，使响应速度和传输速率有了较大提高。
6.6 同步总线和异步总线各有什么优缺点？总线的主要参数有哪些？各是什么含义？
同步总线上所有设备通过统一的总线时钟进行同步。
同步总线成本低，因为它不需要设备之间相互确定时序的逻辑。
但是同步总线也有缺点，总线操作必须以相同的速度运行。
由于各种设备都要精确地以公共时钟为定时参考，因此在时钟频率很高时容易产生时钟相对漂移错误。
异步总线上的设备之间没有统一的时钟，设备自己内部定时。
设备之间的信息传送用总线发送器和接收器控制。
异步总线容易适应更广泛的设备类型，扩充总线时不用担心时钟时序和时钟同步问题。
但在传输时，异步总线需要额外的同步开销。
总线常用的参数有3个：
（1）T p：总线信号传输延迟。
即在总线上的每个设备都取到和识别一个信号需要的最大时间。
（2）T sk：响应其它设备的最大时间，这个参数在同步总线中是一个重要的参数。
（3）T op：设备的操作时间。
6，14 在有Cache的计算机系统中，进行I/O操作时，会产生哪些数据不一致问题？如何克服？
（1）存储器中可能不是CPU产生的最新数据，所以I/O系统从存储器中取出来的是陈旧数据。
（2）I/O系统与存储器交换数据之后，在Cache中，被CPU使用的可能就会是陈旧数据。
第一个问题可以用写直达Cache解决。
第二个问题操作系统可以保证I/O操作的数据不在cache中。
如果不能，就作废Cache中相应的数据。
6.15
解：每个主存页有32K/128＝256块。
因为是按块传输，所以I/O传输本身并不引起Cache失效。
但是它可能要替换Cache中的有效块。
如果这些被替换块中有60％是被修改过的，将需要（256×60％）×30＝4608个时钟周期将这些被修改过的块写回主存。
这些被替换出去的块中，有95％的后继需要访问，从而产生95％×256＝244次失效，将再次发生替换。
由于这次被替换的244块中数据是从I/O直接写入Cache 的，因此所有块都为被修改块，需要写回主存（因为CPU不会直接访问从I/O来的新页中的数据，所以它们不会立即从主存中调入Cache），需要时间是244×（40＋30）＝17080个时钟周期。
没有I/O时，每一页平均使用200万个时钟周期，Cache失效36000次，其中60％被修改过，所需的处理时间为：
（36000×40％）×40＋（36000×60％）×（40＋30）＝2088000（时钟周期）时钟I/O造成的额外性能损失比例为
（4608＋17080）÷（2000000＋2088000）＝0.53％
即大约产生0.53％的性能损失。
体系结构6-1
体系结构6-2。