音频信号数字滤波与FFT分析ok版

音频信号数字滤波与FFT分析

一、实验目的： (2)

二、实验内容： (2)

三、实验所用主要部件结构说明： (3)

1、TMS320F2812片内有1个带采样保持电路的12BIT的A/D转换模块 (3)

(1)、ADC的特点： (3)

(2)ADC管脚信号 (3)

1）、模拟量输入部分： (3)

2）、DC设置部分： (3)

3）、ADC电源： (4)

(3)ADC转换步骤： (4)

2、MMI5402的DAC811的介绍： (4)

(1)、DAC811简介 (4)

(2)其原理图如下： (5)

(3)其操作逻辑真值表如下： (5)

3、FFT算法简介： (5)

四、实验程序功能与结构说明： (6)

五、实验流程图 (7)

六、实验步骤： (7)

1、实验演示： (7)

2、实验的调试： (8)

七、实验主要程序： (8)

1、主函数： (8)

2、中断程序： (15)

3、异步串口初始化程序 (16)

4、AD初始化： (17)

七、实验结果： (18)

1、SEEDDEC2812单元的D3灯由闪烁变成常暗。 (18)

2、时域和频域曲线图： (18)

八、实验心得： (19)

一、实验目的：

1、熟悉CCS集成开发环

2、熟悉SEED-DTK2812实验环境

3、了解SEED-MMI的系统硬件

4、了解DAC811的工作方式

5、加深对DFT算法原理和基本性质的理解

6、学习用FFT对连续信号和时域信号地频谱分析的方法

7、熟悉FFT的算法原理和FFT子程序的算法流程和应用

8、了解DSP处理FFT算法的特殊寻址方式

二、实验内容：

1、DSP的初始化

2、AD的初始化

3、产生不同幅度民频率的波形

4、A/D采样

5、DSP之间的UART通讯

6、FFT的位倒序程序

7、FFT的蝶形运算程序

8、求功率谱的程序

9、串口发送与接收

三、实验所用主要部件结构说明：

1、TMS320F2812片内有1个带采样保持电路的12BIT的A/D转换模块

(1)、ADC的特点：

1）、带S/H的12BIT的ADC

2）、模拟量输入范围：0.0V~3.0V

3）、转换率：在25MHz的ADC时钟下为80ns

4）、16路AD转换通道

5）、自动排序功能可以提供一次触发转换16路AD，每次转换能够编程选择16路通道的任何1个

6）、排序可以选择2个独立的8通道路排序或者是1个大的16通道排序

7）、转换结果表明存储在16个寄存器中，转换结果=4095*（输入的模拟信号-ADCLO）/3

8）、有多重触发AD转换方式：软件启动、EVA和EVB

9）、中断控制方式灵活，可以在每次转换结束或每隔一次转换结束触发中断(2)ADC管脚信号

ADC管脚由模拟量输入部分、ADC设置部分和ADC电源三部分构成。

1）、模拟量输入部分：

A通道输入：ADCINA0~ADCINA7

B通道输入：ADCINB0~ADCINB7

2）、DC设置部分：

ADC电压参考输出（2V）：ADCREFP

ADC电压参考输出（1V）：ADCREFM

ADC外部电流旁路电阴：ADCRESEXT

测试管脚下：ADCBGREFIN

ADC模拟地：AVSSREFBG

ADC模拟电源：AVDDREFBG

ADC公共地：ADCLO

3）、ADC电源：

ADC模拟地：VSSA1、VSSA2

ADC模拟民源：VDDA1、VDDA2

ADC数字地：VSS1

ADC数字电源：VDD1

(3)ADC转换步骤：

1）、初始化DSP系统

2）、设置PIE中断矢量表

3）、初始化ADC模块

4）、将ADC中断的入口地址装入PIE中断矢量表中，开中断

5）、软件启动ADC转换

6）、等待ADC中断

7）、在ADC中断中读取ADC转换结果，软件启动下一次ADC中断

2、MMI5402的DAC811的介绍：

(1)、DAC811简介

DAC811为12BIT，±10V量程，±15V供电的并行D/A转换器。它内部有2个锁存器。操作时，先将数据锁存到锁存器中，然后再启动转换寄存器；这样，D/A输出相应的电平。

(2)其原理图如下：

(3)其操作逻辑真值表如下：

3、FFT算法简介：

设x(n)为N项的复数序列，由DFT变换，任一X（m）的计算都需要N次复数乘法和N-1次复数加法，而一次复数乘法等于四次实数乘法和两次实数加法，一次复数加法等于两次实数加法，即使把一次复数乘法和一次复数加法定义成一次“运算”（四次实数乘法和四次实数加法），那么求出N项复数序列的X（m）,即N点DFT变换大约就需要N2次运算。当N=1024点甚至更多的时候，需要N2=1048576次运算，在FFT中，利用WN的周期性和对称性，把一个N项序列（设N=2k,k为正整数），分为两个N/2项的子序列，每个N/2点DFT 变换需要（N/2）2次运算，再用N次运算把两个N/2点的DFT变换组合成一个N点的DFT 变换。这样变换以后，总的运算次数就变成N+2（N/2）2=N+N2/2。继续上面的例子，N=1024时，总的运算次数就变成了525312次，节省了大约50%的运算量。而如果我们将这种“一分