数字钟的设计与制作
数字钟的设计与制作过程-数字钟的功能模块
数字钟的设计与制作一、设计指标1. 显示时、分、秒。
2. 可以24小时制或12小时制。
3. 具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4. 具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。
（选做）5. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
二、设计要求1. 画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化，并以文字对原理作辅助说明。
2. 设计各个功能模块的电路图，加上原理说明。
3. 选择合适的元器件，并选择合适的输入信号和输出方式，在面包板上接线验证、调试各个功能模块的电路。
在确保电路正确性的同时，输入信号和输出方式要便于电路的测试和故障排除。
（也可选用Mutisim仿真）4. 在验证各个功能模块基础上，对整个电路的元器件和布线，进行合理布局，进行整个数字钟电路的接线调试。
三、制作要求自行在面包板上装配和调试电路，能根据原理、现象和测量的数据检查和发现问题，并加以解决。
四、设计报告要求1. 格式要求（见附录1）2. 内容要求①设计指标。
②画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。
③列出元器件清单，并画出管脚分配图和芯片引脚图。
④画出各功能模块的电路图，加上原理说明（如2、5进制到10进制转换，10进制到6进制转换的原理，个位到十位的进位信号选择和变换等）。
⑥画出总布局接线图（集成块按实际布局位置画，关键的连接应单独画出，计数器到译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称）。
⑦数字钟的运行结果和使用说明。
⑧设计总结：设计过程中遇到的问题及解决办法；设计过程中的心得体会；对课程设计的内容、方式等提出建议。
五、仪器与工具1. 直流电源1台。
2. 四连面包板1块。
数字钟的设计与制作
数字钟的设计与制作一．指标要求：1.显示时、分、秒。
.采用24小时制。
2.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
3.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
二．设计计算：1．总体方案设计：画出总体方框图原理框图并给出说明。
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
总体方案设计如图（1）所示。
图（1）2．单元电路设计：各功能块电路图，各部分定性说明以及计算分析。
晶体振荡器电路：给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
石英晶体振荡器如图（2）所示，采用反向器等元件构成。
利用一个与非门的自我反馈使它工作在线性状态，然后利用石英晶体JU来控制震荡频率，电阻为反馈元件，电容C防止寄生振荡。
图(2)分频器电路：由于石英晶体产生较高的32768HZ的频率，而电子钟需要秒脉冲，可采用分频电路实现，具体电路图如（3）所示。
先经过3次十六分频，在经过一次八分频最后得到脉冲信号。
图（3）时间计数单元：因为电子钟有秒、分、时组成，分别60、60和24进制。
采用一片4520接成60进制，4520的第一组4位二进制接成秒的个位，另一组接成秒的十位，“分”也为60 进制,“时”为24 进制。
这两种进制的次序和二进制完全相同, 只是模数不是2 的整幂。
采用反馈置零法清零, 先按二进制计数器串联起来构成计数器, 当计数状态达到所需的脉冲模值后, 经过电路译码、反馈、产生复位脉冲将计数器清零, 然后重新开始进行下一个循环。
（1）60 进制计数器。
电路如图（4）所示。
4520的第一组4 位二进制构成10 进制, 第二组4 位二进制构成6 进制, 因为二组都为16 进制, 而4520具有异步清零的功能。
数字钟的设计与制作
电子技术课程设计报告题目数字钟的设计与制作专业班级：自动化01班姓名：指导教师：2011年1月7日数字钟课程设计任务书数字钟是一种用数字显示秒、分、时的计时装置，与以往的机械式计时相比，它具有走时准、显示直观、无机械传动装置等优点，因而得到了广泛的应用；小到人们日常生活中的电子手表，大到车船、码头、机场等公共场所的大型数显电子钟。
多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和十二进制的时计数器；秒、分、时的数码显示部分；报时电路等。
具体要求如下：钟是一种用数字电路技术实现时、分、秒计时的装置。
通过数字钟的制作进一步了解了中下规模集成电路。
设计指示：1、时间以12小时为一个周期；2、显示时、分、秒；3、具有校时功能，可以分别对时、分进行单独校时，使其校正到标准时间；4、计时过程具有报时功能，当时间到达正点前十秒进行蜂鸣报时；5、用555多振荡器提供表针时间基准信号。
设计要求：1、画出电路原理图（或仿真电路图）； 3、电路仿真；2、元器件及参数选择； 4、接线及调试；目录一、设计任务与要求。
4二、总体框图。
5三、选择器件。
8四、功能模块。
21五、总体设计电路。
26六、设计体会。
28一、设计要求及任务数字钟是一种用数字显示秒、分、时的计时装置，与以往的机械式计时相比，它具有走时准、显示直观、无机械传动装置等优点，因而得到了广泛的应用；小到人们日常生活中的电子手表，大到车船、码头、机场等公共场所的大型数显电子钟。
多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和十二进制的时计数器；秒、分、时的数码显示部分；报时电路等。
具体要求如下：钟是一种用数字电路技术实现时、分、秒计时的装置。
通过数字钟的制作进一步了解了中下规模集成电路。
设计指示：1、时间以12小时为一个周期；2、显示时、分、秒；3、具有校时功能，可以分别对时、分进行单独校时，使其校正到标准时间；4、计时过程具有报时功能，当时间到达正点前十秒进行蜂鸣报时；5、用555多振荡器提供表针时间基准信号。
设计制作电子时钟
设计制作简易数字钟一、设计要求1、设计一振荡源，用于产生1Hz的脉冲信号；2、能完成从00时00分00秒到23时59分59秒走时，并实时显示时、分、秒；3、具有手动校时、校分、校秒功能。
发挥部分：具有正点报时功能。
要求在59分58秒开始报时，持续5秒钟。
二、总体设计方案1、方案选择数字钟实际上是由一个对标准频率（1HZ）进行计数的计数电路为主要部分构成的。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ 时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路来构成数字钟的标准时间基准信号。
数字钟的组成框图如下图所示。
数字钟计时周期是24，因此必须设置24 计数器，秒、分、时由七段数码管显示。
为使数字钟走时与标准时间一致，校时电路是必不可少的。
设计中采用状态机控制校时，通过切换开关用秒脉冲或手动按键产生脉冲先后对“时” “分” “秒”计数器进行校时操作。
2、数字钟的构成（1）数字钟的构成：振荡器、分频器、计数器、译码器、ＬＥＤ数码管显示器等几部分。
附加功能的实现还需采用T’触发器及与门和或门及蜂鸣器组成报时电路。
（2）数字钟的时、分、秒实际上就是由一个24 进制计数器（00-23），两个60 进制计数器（00-59）级联构成。
设计数字钟实际上就是计数器的级联。
（3）芯片选型：由于24进制、60进制计数器均由集成计数器级联构成，且都包含有基本的十进制计数器，从设计简便考虑，芯片选择十进制计数器74LS390。
3、元器件列表：型号74LS00、74LS04、74LS08、74LS21、74LS32、74LS47、74LS74、74LS86、74LS390、CD4068、CD4060、CD4511。
晶体管8050、510欧姆电阻、LED、轻触开关、自锁开关、蜂鸣器、10p电容、晶振32768、10M电阻。
三、系统工作原理1、主计数部分原理图图1主计数部分原理图如图所示，用两个十进制计数器74LS390组成60进制计数器和24进制计数器，分别用于对分、秒和时的计数。
电子数字钟的设计与制作
电子数字钟的设计与制作
设计和制作电子数字钟的步骤如下：
1. 确定需求：确定所要设计的电子数字钟的功能要求，如显示时间、日期、闹钟功能等。
2. 选取器件：选取合适的微控制器、显示屏、时钟芯片、按键等器件。
微控制器需要具备足够的处理能力和接口，以便于控制显示屏和处理输入信号。
3. 硬件设计：根据选取的器件，设计电路图和PCB布局。
包
括时钟电路、显示电路、按键电路、电源供电电路等。
4. 软件开发：编写嵌入式软件程序，实现时钟的各种功能。
包括处理时间的计算与显示、闹钟功能的设置与触发、用户界面的交互等。
5. 制作电路板：利用电子设计软件将电路图转化为PCB文件，并进行打样加工，制作出电路板。
6. 组装调试：根据设计好的布局，将所选取的器件焊接到电路板上。
完成后进行电路的检查、组装和连线等工作。
7. 软件烧录：通过编程器将软件程序烧录到微控制器中。
8. 调试测试：进行电源接入，对时钟的各个功能进行测试调试，确保其正常运行。
9. 外壳设计与制作：设计合适的外壳以保护电子数字钟，可以采用3D打印、注塑等方式制作外壳。
10. 最终装配与测试：将完整的电子数字钟进行装配，并进行
最后的测试以确保其功能正常。
数字钟的制作和设计
3
图3 a秒计数器
图中，QA1、QB1、QC1、QD1为秒个位上十进制显示的二进制BCD码，QA1、QB2、QC2、QD2为秒十位上6进制BCD码，当十位要显示十进制6时即0110，QB2、QC2位均为1，利用此条件，经74LS08（四二输入与门）内部与门输出为1即高电平，给15脚，高电平使CD4518一组十位上的计数输出全部为0并向前输出一高电平，其他时候为低电平，此脉冲即为分脉冲的输入信号。CD4518 15脚和2脚分别为清零端，当它为高电平时，QD～QA=0为低电平，执行计数功能，其脉冲输入有2个方式，从2脚10脚输入时，为下降沿计数，此时9脚1脚接低电平才有效，否则不能计数，计数脉冲信号从9脚1脚输入时，从脉冲的上升沿开始计数，此时，2脚10脚应高电平才有效，否则不能计数。
【关键词】：电子钟秒脉冲分频器计数器译码驱动振荡器整点报时调试制作
电子数字钟的应用十分广泛，通过计时精度很高的石英晶振（也可采用卫星传递的时钟标准信号），采用相应进制的计数器，转化为二进制数，经过译码和显示电路机械钟相比，它具有走时准确，显示直观，无机械传动，无需人经常调整等优点。它广泛用于电子表、车站、码头、广场等公共场所的大型远距离时间显示电子钟。
多功能数字钟电路的设计与制作
摘要：电子数字钟的应用十分广泛，通过计时精度很高的石英晶振（也可采用卫星传递的时钟标准信号），采用相应进制的计数器，转化为二进制数，经过译码和显示电路准确地将时间“时”“分”“秒”用数字的方式显示出来。与传统的机械钟相比，它具有走时准确，显示直观，无机械传动，无需人的经常调整等优点。它广泛用于电子表、车站、码头、广场等公共场所的大型远距离时间显示电子钟。
为止，
图2秒信号发生电路
2:“时”“分”“秒”计数器电路
6.1.2数字钟设计的方法和步骤(精)
主讲老师：裴焕宇
第
第六章 数字钟设计与制作
二、数字钟设计的方法和步骤
（ 一）数字钟设计概述 设计数字钟 要根据设计目的、设计任务对数字钟性能指标的要求，确定 整机电路的方框流程图。再根据流程图设计各部分单元电路，在单元电路 设计中，首先画出单元电路图，根据电路图要确定原件的型号、性能参数 并合理地选择这些原件。 （二）数字钟设计步骤
功能要求：24小时为一个周期显 示分秒时。计时、校时、整点报 时，具有单独校时功能，计时过 程有报时功能，当时间到达整点 前5秒开始蜂鸣报时。为保证计时 的稳定和稳定准确，由晶体整荡 器提供基准信号。
第 4
1.整机方框图设计
页
译码驱动
译码驱动
译码驱动
译码驱动
译码驱动
译码驱动
驱动驱动
星期
时十位
时个位
页
图: 1
图：2
C1 0.01 F G1 G2
工作原理：G1CMOS非门输出电压U1与晶体、电 容、电阻组成振荡电路。G2的功能是整形，将U1 近似正弦波，整形为方波U2输出。输出反馈电阻 R1为G2提供偏置，使电路工作在放大区，使非门近 似于高增益的反相放大器。C1C2与晶体构成谐振网 络，完成对振荡频率的控制功能，并有180度的相 移。从而和非门组成正反馈网络，实现振荡器功 能。晶体具有较高的频率稳定性和准确性，频率 越高准确度越高，选石英振荡器的频率为4MHZ振 荡器的输出频率为4MHZ，保证了系统的稳定度。
1 2 3 4 5 6 7 8
4518
16 15 14 13 12 11 10 9
470Ω
第 7
4. 计数译码显示电路设计
右图为七段显示电路和计数译码器。 在确定了标准“秒”的时间信号后，可根据 60进制分别确定“分”和“时”及24小时为一 天的周期计数，正确连接就可以将计数器 的状态经译码器译码，通过显示器显示。 “秒”“分”“时”三个显示电路原理如图所示。
数字钟的设计与制作
数字钟的设计与制作摘要系统使用EDA技术设计了数字钟，采用硬件描述语言VHDL按模块化方式进行设计，然后进行编程，时序仿真等。
利用VHDL语言完成了数字钟的设计。
该数字钟能实现时、分、秒计数的显示功能，且以24小时循环计时。
整个系统结构简单，使用方便，功能齐全，精度高，具有一定的开发价值。
关键字数字钟；EDA；VHDL；目录1引言 (1)1.1课题的背景、目的 (1)1.2设计的内容 (1)2 EDA、VHDL简介 (2)2.1EDA技术 (2)2.2硬件描述语言——VHDL (2)★VHDL的简介 (2)★VHDL语言的特点 (2)★VHDL的设计流程 (3)3 数字钟设计 (4)3.1数字钟的工作原理 (4)3.2晶体振荡器 (5)3.3分频器电路 (6)3.4时、分、秒计数器电路 (6)4 系统仿真 (9)1.秒表计数器电路仿真图 (9)2.小时计数器电路仿真图 (9)3.分计数器电路仿真图 (10)结束语 (11)致谢 (12)参考文献 (13)附录 (14)1 引言随着社会的发展，科学技术也在不断的进步。
特别是计算机产业，可以说是日新月异，数字钟作为计算机的一个组成也随之逐渐进入人们的生活，从先前的采用半导体技术实现的数字钟到现在广泛应用的采用高集成度芯片实现的数字钟。
数字钟正在向着功能强，体积小，重量轻等方向不断发展，本设计主要介绍的是一个基于超高速硬件描述语言VHDL对数字钟中显示电路进行编程实现。
近年来，集成电路和计算机应用得到了高速发展，现代电子设计技术已迈入一个崭新的阶段，具体表现在：（1）电子器件及其技术的发展将更多地趋向于为EDA服务；（2）硬件电路与软件设计过程已高度渗透；（3）电子设计技术将归结为更加标准、规范的EDA 工具和硬件描述语言VHDL的运用；（4）数字系统的芯片化实现手段已成主流。
因此利用计算机和大规模复杂可编程逻辑器件进行现代电子系统设计已成为电子工程类技术人员必不可少的基本技能之一。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字钟的设计与制作
一、设计目的
数字时钟是利用数字电路技术实现时、分、秒计时的装置。
与机械钟相比，它具有更
高的精度和直观性，无需机械装置，使用寿命更长，因此得到了广泛的应用。
从原理上讲，数字时钟是一种典型的数字电路，包括组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用
方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合
逻辑电路与时序电路的原理与使用方法.
二、设计要求1、设计指标
（1）时间以12小时为一个周期；（2）显示时、分、秒；
（3）具有时间校准功能，可分别校准时间和分钟，使其准确到标准时间；（4）计
时过程具有时间报告功能。
当时间到达整点时，它会发出10秒的哔哔声；
（5）具有清零功能，具有开机自动清零功能，并且在任何时刻，按动清零开关，可
以进行计数器清零。
2.设计要求
先在ewb5.0或者multism2001软件中进行数字钟的设计和仿真，然后在max+plus软
件中修改设计方案，最后下载到flexepf10k10lc84-4中并验证数字钟的功能。
（1）绘制电路原理图（或模拟电路图）；（2）部件和参数的选择；（3）电路仿
真与调试；（4）安装和调试；
3，制作要求：自行装配和调试，并能发现问题和解决问题。
4.设计报告的编制：写出设计和生产的全过程，附上相关资料和图纸，并有经验。
三、数字钟的组成与原理框图
数字定时器由定时电路、解码显示电路、脉冲产生电路和控制电路组成。
根据设计要求，控制电路可由校准电路、清零电路和报时电路组成。
具体原理框图如图（一）所示。
图（一）
四、设计原理、方法、步骤1、信号产生电路。
由555设计一个多谐振荡器产生1秒脉冲信号。
原理图如下2，计数器及译码电路。
在MAX+Plus软件中进行设计、模拟、下载和验证。
（1） 60秒计数器电路和解码电
路
由两片74160构成60秒进制计数器，有两片7448构成译码显示电路。
图（III）60秒二进制计数器
（2）60分计数器电路及译码电路
60秒二进制计数器由两个74160芯片组成，解码显示电路由两个7448芯片组成。
图（四）60分进制计数器
（3）计时器及解码电路
由于西安电子科技大学的下载板只有5个数码管，通过max+plus软件下载验证时，
不能正确的验证小时的十位，所以就设计了一个10位计数器来看看。
图（V）十进制计数器
3仿真电路。
通过max+plus软件，下载到flexepf10k10lc84-4上仿真。
模拟电路图
4清零电路
清零电路设计有两种清零功能：启动清零和不断电清零：启动清零是指电路刚通电时，所有计数器都能自动复位，即从零开始工作；电路正常工作时，按下复位开关，使所有计
数器归零。
复位电路延迟20ms，因此电阻值为20KΩ，电容值为10uF。
清零电路参考原理图如图（四）
5.定时电路
利用jk触发器和一些必要的门电路
数字时钟带有“分钟”计数电路的进位脉冲，并发送到JK触发器的CP端。
由于JK
触发器的输入端均为1，因此JK触发器的输出端Q变为1（通常为0），从而驱动蜂鸣器
报时。
此外，第二个计数器的进位脉冲连接到JK触发器的清除端。
进位脉冲（时间长度
为10秒）到达后，强制清除JK触发器的输出端Q，蜂鸣器停止报告时间。
例如，当
10:00到来时，报时电路工作，蜂鸣器将在0-9秒内鸣响，然后停止计时。
6校正电路
校正信号应为高频信号，以便快速校正。
因为实验中使用了NE555，所以设计了一个多谐振荡器来产生1秒的脉冲信号。
因此，高频信号不容易接收！然而，可以从555的第三端引出一条线路，然后连接到分钟或小时信号输入端以校正信号。
这是不合理的。
五、实验器材741605片74485片ne5551片t0781片74ls201片电阻20kω1个电容10uf1个电位器1只面包板1个镊子1把剪刀1把蜂鸣器1个5v电源
重置交换机1网线2m
六、数字钟的制作
根据原理图在面包板上安装、调试和操作。
采用模块化方法。
第一步完成产生一秒信号的多谐振荡器，安装，调试。
在安装过程中出现了根本就不产生一秒信号的现象，经检查，是电容的数值和电位器的连接有问题。
改正后经调试可以产生一秒信号。
利用万用表的电压挡来测试，指针左右大幅度摆动。
第二步是完成60秒的连接、调试和操作。
将1秒信号连接到CLK终端，数码管上可以正确显示0-59。
第三步完成60分的连接，调试，运行。
将60秒的进位信号接到60分的clk端，在数码管上能正确的显示0――59。
秒的进位信号稳定正确。
第四步是完成每小时10位的连接、调试和操作。
将60分钟的进位信号连接到时钟，数码管上可以正确显示0-9。
分钟进位信号稳定正确。
在开始的调试中，遇到了好大的困难。
信号不稳定是最大的问题。
最后我才发74160的一段没有接电频！没有用的一般都要接高电平。
在这里数字钟的基本功能已经完成，能正常的运行。
信号相当的稳定，特别是进位信号。
第五步是完成整点报时电路的连接、调试和运行。
第六步完成清零电路的连接和调试。
就是将74160的所有清零端连在一块。
第七步完成校正电路的连接和调试。
这个电路的设计不是很合理。
它没有安装在面包板上。
只需将1秒的信号连接到分钟的信号输入，即可实现分钟或小时的校正。
到此，数字钟的设计和制作均已经完成。
七、实验经验
1、设计过程中遇到的问题及其解决方法。
1）在检测面包板状况的过程中，本应连接的地方没有连接。
检查后，发现万用表的笔尖未与面包板内部垂直接触。
2）在检测驱动电路的过程中发现数码管不能正常显示的状况，经检验发现主要是由于。