集成电路常用器件版图
合集下载
集成电路设计3-版图设计
它涉及到将电路元件和连接线转化为 几何图形，这些图形定义了半导体制 造过程中需要制造的结构。
版图设计的重要性
1
版图设计是集成电路制造过程中的关键环节，它 决定了集成电路的性能、功能和可靠性。
2
通过版图设计，可以将电路设计转化为实际制造 的物理结构，从而实现电路设计的目标。
3
版图设计的精度和质量直接影响到集成电路的性 能和制造良率，因此需要高度的专业知识和技能。
在芯片内部加入自测试模块，实现自动测试和 故障诊断。
可测性增强
通过增加测试访问端口和测试控制逻辑，提高芯片的可测性。
05
集成电路版图设计的挑 战与解决方案
设计复杂度挑战
总结词
随着集成电路规模不断增大，设计复杂 度呈指数级增长，对设计效率提出巨大 挑战。
VS
详细描述
随着半导体工艺的不断进步，集成电路设 计的规模越来越大，晶体管数量成倍增加 ，导致设计复杂度急剧上升。这不仅增加 了设计时间和成本，还对设计精度和可靠 性提出了更高的要求。
03
还需要考虑存储器的功耗和散热问题，以确保在各种应用场景下的稳 定运行。
04
高密度存储器版图设计需要具备高容量、高速、低功耗和高可靠性等 特点，以满足大数据、云计算等领域的需求。
THANKS FOR WATCHING
感谢您的观看
04
还需要考虑散热设计，以确保在高负载情况下CPU的 稳定运行。
案例二：低功耗MCU版图设计
低功耗MCU版图设计需要重点 关注功耗优化，采用低功耗工 艺和电路技术，如CMOS工艺
、低功耗逻辑门等。
还需要考虑低电压供电和电源 管理设计，以确保MCU在各种 应用场景下的稳定运行。
设计过程中需要优化芯片内部 结构和电路布局，降低芯片的
版图设计的重要性
1
版图设计是集成电路制造过程中的关键环节，它 决定了集成电路的性能、功能和可靠性。
2
通过版图设计，可以将电路设计转化为实际制造 的物理结构，从而实现电路设计的目标。
3
版图设计的精度和质量直接影响到集成电路的性 能和制造良率，因此需要高度的专业知识和技能。
在芯片内部加入自测试模块，实现自动测试和 故障诊断。
可测性增强
通过增加测试访问端口和测试控制逻辑，提高芯片的可测性。
05
集成电路版图设计的挑 战与解决方案
设计复杂度挑战
总结词
随着集成电路规模不断增大，设计复杂 度呈指数级增长，对设计效率提出巨大 挑战。
VS
详细描述
随着半导体工艺的不断进步，集成电路设 计的规模越来越大，晶体管数量成倍增加 ，导致设计复杂度急剧上升。这不仅增加 了设计时间和成本，还对设计精度和可靠 性提出了更高的要求。
03
还需要考虑存储器的功耗和散热问题，以确保在各种应用场景下的稳 定运行。
04
高密度存储器版图设计需要具备高容量、高速、低功耗和高可靠性等 特点，以满足大数据、云计算等领域的需求。
THANKS FOR WATCHING
感谢您的观看
04
还需要考虑散热设计，以确保在高负载情况下CPU的 稳定运行。
案例二：低功耗MCU版图设计
低功耗MCU版图设计需要重点 关注功耗优化，采用低功耗工 艺和电路技术，如CMOS工艺
、低功耗逻辑门等。
还需要考虑低电压供电和电源 管理设计，以确保MCU在各种 应用场景下的稳定运行。
设计过程中需要优化芯片内部 结构和电路布局，降低芯片的
集成电路版图设计 ppt课件
(b)
图8.3 交叠的定义
表8.5 TSMC_0.35μm CMOS工艺版图各层图形之间最小交叠
表 16.5 T SM C _0.35μ m C M O S 工 艺 版 图 各 层 图 形 之 间 最 小 交 迭
N _ w e ll A c tiv e P o ly P _ l\p lu s_ se le c t/N _ p lu s_ se l ect C o n ta c t M e ta l1 V ia 1 M e ta l2 E le c tro d e V ia 2 M e ta l3
MOS管的可变参数为：栅长(gate_length)、栅宽(gate_width) 和栅指数(gates)。
栅长(gate_length)指栅极下源区和漏区之间的沟道长度，最 小值为2lambda=0.4μm。
栅宽(gate_width)指栅极下有源区(沟道)的宽度，最小栅宽为 3 lambda=0.6μm。
201010233636cmos差动放大器单元电路设计版图的过程vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outout图716画l型金属线作地线图717画出两只mcs3并将它们的栅漏和源极互连201010233737vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outout图718画出两只mn1并将它们的栅漏和源极互连cmos差动放大器单元电路设计版图的过程201010233838图719依次画出r1并联的两只msf1和并联的两只mcf1以及偏压等半边电路版图vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outoutcmos差动放大器单元电路设计版图的过程201010233939cmos差动放大器单元电路设计版图的过程vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outout图720通过对图819中半边版图对x轴作镜像复制形成的完整版图201010234040在正式用cadence画版图之前一定要先构思也就是要仔细想一想每个管子打算怎样安排管子之间怎样连接最后的电源线地线怎样走
集成电路版图设计(适合微电子专业)
①了解工艺现状，确定工艺路线
确定选用标准pn结隔离或对通隔离工艺或等平面 隔离工艺。由此确定工艺路线及光刻掩膜版的块数。 由制版和光刻工艺水平确定最小接触孔的尺寸和 光刻套刻精度。光刻工艺的分辨率，即能刻蚀图形的 最小宽度，受到掩膜分辨率、光刻胶分辨率、胶膜厚 度、横向腐蚀等多因素的限制。套刻精度与光刻机的 精度和操作人员的熟练程度关系密切。
功能设计 设 计 逻辑设计 电路设计 功能图 逻辑图 电路图 符号式版图 , 版图
图
版图设计
12
举例：
功能描述 x=a’b+ab’ 的逻辑图
13
CMOS与非门的电路图
14
场SiO2
栅SiO2 栅SiO2
CMOS反相器的掩膜版图
15
版图设计就是按照线路的要求和一定 的工艺参数，设计出元件的图形并进行排 列互连，以设计出一套供IC制造工艺中使 用的光刻掩膜版的图形，称为版图或工艺 复合图。 版图设计是制造IC的基本条件，版图 设计是否合理对成品率、电路性能、可靠 性影响很大，版图设计错了，就一个电路 也做不出来。若设计不合理，则电路性能 和成品率将受到很大影响。版图设计必须 与线路设计、工艺设计、工艺水平适应。 版图设计者必须熟悉工艺条件、器件物理、 电路原理以及测试方法。 16
23
要了解采用的管壳和压焊工艺。封 装形式可分为金属圆筒塑(TO-5型)、扁 平封装型和双列直插型(DIP)等多种，管 芯压点分布必须和管壳外引脚排列相吻 合。当采用热压焊时，压焊点的面积只 需70μm×70μm，超声压焊需 100μm×100μm ~125μm×25μm，金丝 球焊需125μm ×125μm，金丝球焊牢固 程度高，金丝在靠近硅片压点处是垂直 的，可压到芯片纵深处(但必须使用温度 SiO2纯化层)，使用起来很灵活。
第14章集成电路版图设计PPT课件
• 完成一个反相器的版图设计
2020/9/21
25
2020/9/21
26
2020/9/21
27
2020/9/21
28
2020/9/21
29
2020/9/21
30
2020/9/21
31
2020/9/21
32
版图设计中的相关主题
1. Antenna Effect 2. Dummy 的设计 3. Guard Ring 保护环的设计 4. Match的设计
2020/9/21
层次表示 含义
Nwell
N阱层
Active
N+或P+有源 区层
Poly 多晶硅层
Contact 接触孔层
Metal Pad
金属层
焊盘钝化 层
标示图
15
2020/9/21
16
2020/9/21
17
2020/9/21
Hale Waihona Puke N阱设计规则编 描 述尺
目的与作用
号
寸
1.1 N阱最小宽 (1μ0m.) 保证光刻精度和器
• 设计规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。 因此不同的工艺，就有不同的设计规则。
• 掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图
形尺寸与芯片上物理层的尺寸直接相关。
2020/9/21
13
版图几何设计规则
• 版图设计规则：是指为了保证电路的功能和一定的成品率而提出的一 组最小尺寸，如最小线宽、最小可开孔、线条之间的最小间距。
• 1.设计规则检查(DRC) • 2.版图寄生参数提取(LPE) • 3.寄生电阻提取(PRE) • 4.电气规则检查(ERC) • 5.版图与线路图比较程序(LVS)
集成电路版图基础-电容
电容具有隔直通交的 特性，即直流电不能 通过电容，交流电可 以。
02
电容在集成电路中的作用
信号传递与处理
信号传递
电容在集成电路中充当信号传递 的媒介，通过电容的充放电过程 ，实现信号的传递和放大。
信号处理
电容还可以用于信号处理，如滤 波、混频、调制解调等，以实现 信号的变换和提取。
电源滤波
电源滤波电容用于平滑电源波动，提 高电源的稳定性。
频率响应表示电容在不同频率下的 表现。
VS
在高频电路中，电容的频率响应特性 对于电路性能至关重要。不同频率下， 电容的阻抗和相位角会有所不同，这 会影响电路的滤波、放大和振荡等性 能。
06
电容的版图设计实例
数字电路中的电容设计
总结词
数字电路中的电容设计主要关注的是减小电容值和减小寄生效应。
详细描述
由于材料的热膨胀和热传导等物理性质，电容器的电容值会随着温度的变化而变化。温度系数越小，表示电容值受温度影响 越小，稳定性越好。
电压系数
电压系数表示电容值随电压变化的程度。
当电容器施加电压时，两极板间的距离会发生变化，从而导致电容值的变化。电压系数越小，表示电 容值受电压影响越小，稳定性越好。
频率响应
优化热设计
在布局电容时，应考虑散热问题， 合理安排电容的位置和方向，以 便更好地散热。
04
电容的制造工艺
薄膜淀积工艺
物理淀积
利用物理过程，如溅射、蒸镀等，将材料淀积在 衬底上形成薄膜。
化学气相淀积
通过化学反应，在衬底上生成固态薄膜。
液相淀积
利用溶液或熔融状态的材料，通过涂覆、旋涂等 方式在衬底上形成薄膜。
在数字电路中，电容主要用于存储电荷和提供滤波功能。为了减小电容值，通 常采用较薄的介质层和增加电极间距的方法。此外，为了减小寄生效应，应尽 量减小电极与连线之间的耦合电容。
第八章 数字集成电路基本单元及版图
§7.数字电路标准单元库设计简介
基本设计思想 用人工设计好的各种成熟的、优化的、 版图等高的单元电路，存储在一个单元数据 库中。根据用户的要求，把电路分成各个单 元的连接组合。通过调用单元库的这些单元， 以适当方式把它们排成几行，使芯片成长方 形，行间留出足够的空隙作为单元行间的连 线通道。利用EDA工具，根据已有的布局、 布线算法，可以自动布出用户所要求的IC。
TTL基本电路及版图实现
IC的版图设计已把电路与工艺融为一体，所以一般 较复杂的电路都是先设计实验电路（或单元电路）， 根据实验电路的测试结果获得有关电路功能和电路 参数的第一手资料。 掌握了这些资料，就可以根据元件的不同要求，在 设计中采取相应措施，保证电路达到设计目标。必 要时还要调整个别工艺或工艺参数。 当然设计出的版图要经过实践不断加以改进，一个 成熟的产品一般都要经过几次改版才行。
υ1
T3 Re2
负 载
v0 －
－
GND
TTL基本电路
（1）电路组成 该电路由三部分组成： 1）由双极型晶体管T1和电阻Rb1组成电路输入级。 2）由T2、Re2和Rc2组成中间驱动电路，将单端信号 υB2转换为双端信号υB3和υB4。 3）由T3、T4、Rc4和二级管D组成输出级。 （2）工作原理 输入为高电平时，输出为低电平。 输入为低电平时，输出为高电平。
CMOS反相器
瞬态特性
我们希望反相器的上升时间和下降时间近似相等，则 需要使PMOS管的沟道宽度必须加宽到NMOS管沟道 宽度的 n / p倍左右。 V (t)
i
+VDD 0 t Vo(t) +VDD 0.9VDD 0.1VDD 0
td tf tr
集成电路版图基础-电容
极板边缘处的电场分布不均匀，造成电容 的边缘效应，这相当于在电容里并联了一 个附加电容。
编辑ppt
13
由于集成电路中电容器上下极板交错 分布，面积不等，极板边缘效应更加 明显
为了减小边缘电容的影响，版图设计 中尽量不拆分电容
编辑ppt
14
关于实验
一次版图分析实验，三次版图设计实验 版图分析实验报告应有实验结果为分析所
编辑ppt
11
（3）叠层电容器
利用metal1或第二层多晶硅覆盖在 第一层多晶硅之上形成第三层极板， 增大电容值。
金属-多晶硅-扩散区电容
编辑ppt
12
3、电容值误差——边缘电容
理想平板电容器的电场线是直线，但实际 情况下，在靠近边缘地方的会发生弯曲， 越靠近边缘，弯曲越严重。称为极板边缘 效应。
编辑ppt
6
编辑ppt
7
2、MOS集成电路中常用的电容：
（1）扩散电容
单层多晶工艺使用的方法。淀积多晶硅前先掺 杂下电极板区域，再生长栅氧化层和淀积作上 电极的多晶硅
多晶硅-扩散区电容器；N阱电容
编辑ppt
8
N阱电容的优缺点
单位电容值大 电容值随上极板（多晶硅栅）上的
电压改变而改变
N阱与P型衬底之间形成平行极板， 产生寄生电容
集成电路版图基础 ——电容版图设计
光电工程学院 王智鹏
编辑ppt
1
一、电容概述
电容器，能够存储电荷的器件。 单位：法拉（F）
两块导电材料中间存在绝缘介质就会形成电容
编辑ppt
2
电容充电
编辑ppt
3
二、MOS集成电路中的电容器
MOS集成电路中的电容器几乎都是平板电 容器。平板电容器的电容表示式：
编辑ppt
13
由于集成电路中电容器上下极板交错 分布，面积不等，极板边缘效应更加 明显
为了减小边缘电容的影响，版图设计 中尽量不拆分电容
编辑ppt
14
关于实验
一次版图分析实验，三次版图设计实验 版图分析实验报告应有实验结果为分析所
编辑ppt
11
（3）叠层电容器
利用metal1或第二层多晶硅覆盖在 第一层多晶硅之上形成第三层极板， 增大电容值。
金属-多晶硅-扩散区电容
编辑ppt
12
3、电容值误差——边缘电容
理想平板电容器的电场线是直线，但实际 情况下，在靠近边缘地方的会发生弯曲， 越靠近边缘，弯曲越严重。称为极板边缘 效应。
编辑ppt
6
编辑ppt
7
2、MOS集成电路中常用的电容：
（1）扩散电容
单层多晶工艺使用的方法。淀积多晶硅前先掺 杂下电极板区域，再生长栅氧化层和淀积作上 电极的多晶硅
多晶硅-扩散区电容器；N阱电容
编辑ppt
8
N阱电容的优缺点
单位电容值大 电容值随上极板（多晶硅栅）上的
电压改变而改变
N阱与P型衬底之间形成平行极板， 产生寄生电容
集成电路版图基础 ——电容版图设计
光电工程学院 王智鹏
编辑ppt
1
一、电容概述
电容器，能够存储电荷的器件。 单位：法拉（F）
两块导电材料中间存在绝缘介质就会形成电容
编辑ppt
2
电容充电
编辑ppt
3
二、MOS集成电路中的电容器
MOS集成电路中的电容器几乎都是平板电 容器。平板电容器的电容表示式：
集成电路
VPT
qNbWBL 2 Si o
2
Nb:基区杂质浓度; WBL: 横向基区宽度; Si : 相对真空介电常数; 0 : 真空介电常数。
可求得最大耗尽层总厚度为：
X m ( X mE B X mC B ) max WBL
2 Si oVC E max qNb
较小βF，除了由于 垂直寄生PNP管的影响 外，主要是由它本身结 构的一些固有缺陷所造 成。
（1）其平均横向基区宽度WBL不可能很小
①发射区和集电区扩散孔掩模间的最小间距为：
DCE 2 0.8 X jC ( X mE B X mC B ) max X Gmin
XjC为NPN管集电结结深， XmE-B为最高工作电压下发射结耗尽层在基区内的宽度， XmC-B为最高工作电压下集电结耗尽层在基区内的宽度， ∆X为由光刻等工艺引起的线宽不确定度， Gmin为最坏情况下的最小间距。 当发射结空间电荷区和集电结空间电荷区相互碰上时, 即C-E穿通，穿通的电压公式为：
根据上述情况，假定有效横向基区宽度：
WbL 5.5um
比一般的NPN管的基区宽度几乎大一个数量级
（2）横向PNP管发射区掺杂浓度低, 有效发射区面积小等， 使其发射结注入效率低。以上边放大管的数据为例，则 横向PNP管的发射区和基区的薄层电阻：
RSE RSB
NPN
100 /
RSB RSepi
WBL 5.5um
代入得：
I cr
qAEL N b D pb WBL
1 (1.6 10 19 613 10 8 5 1015 11) 5.5 10 4
≌１００(uA)
横向PNP管的 F 在IC 100 uA左右就开始下降， 当I C 1mA 时， F已降到很小， 而且外延层的电阻率越高，I 解决大电流的办法 : a : 多个PNP管并联; b : 用P 深扩散来制作横向PNP管的发射区和集电区。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
二极管。为了保证所有的二极管反偏，需要 将衬底接低电位，N阱接高电位。 ❖ Sp-nwell二极管：N阱和N阱中的P+扩散区形 成的二极管。
栅作为一个极板。 ❖ MOS管工作在积累区。 ❖ 栅氧化层较薄，因此电容较大。
a
23
5.3 电容版图设计
❖ （2）阱电容 ❖ 多晶硅和阱之间形成电容 ❖ 下极板与衬底之间存在寄生电容，精度不高。 ❖ （3）PIP电容 ❖ 多晶硅-二氧化硅-多晶硅结构 ❖ 可以通过控制氧化层的质量和厚度，精确控制
电容值。 ❖ 做在场氧区，电容值较小。
集成电路版图设计与验证
第六章 集成电路常用器件版图
a
1
5.1 MOS器件常见版图画法
❖ 1、大尺寸MOS版图布局 ❖ 大宽长比的晶体管：获得大的驱动能力。 ❖ 单管布局：栅很长，寄生电阻增加，导致晶
体管各个位置的导通不同步。 ❖ 指状交叉（finger）方式
a
2
❖ 将与非门 设计成指 状构造示 例
a
3
5.1 MOS器件常见版图画法
❖ 2、倒比管版图布局 ❖ 管子的宽长比小于1 ❖ 利用倒比管沟道较长，电阻较大的特点，可
以起到上拉电阻的作用。 ❖ 应用：开机清零电路。
a
4
5.1 MOS器件常见版图画法
❖ 3、MOS器件的对称性
❖ 对称意味着匹配，是模拟集成电路版图布局 重要技巧之一。
❖ 包括器件对称、布局连线对称等。
a
8
5.1 MOS器件常见版图画法
a
9
5.2 电阻常见版图画法
❖ 无源电阻：采用对半导体进行掺杂的方式制 作的电阻。（本次课只介绍无源电阻）
❖ 有源电阻：利用晶体管的不同工作区表现出 来的不同电阻特性来做电阻。
❖ 1、电阻的分类 ❖ 掺杂半导体电阻：扩散电阻和例子注入电阻 ❖ 薄膜电阻：多晶硅薄膜电阻和合金薄膜电阻
a
24
5.3 电容版图设计
❖ （4）MIM电容 ❖ 金属层之间距离较大，因此电容较小。 ❖ 减小电容面积、提高电容值：叠层金属电容
器，即将多层金属平板垂直的堆叠在一起， 将奇数层和偶数层金属分别连在一起，形成 两个梳状结构的交叉。图7.21 ❖ PIP和MIM电容由于下极板与衬底距离较远， 寄生电容较小，精度较好。
❖ （3）匹配的电阻要紧密靠近
❖ （4）在匹配电阻阵列的两端要放置Dummy 电阻。
❖ （5）不要使用较短的电阻区块，一般的方块 数为5个，高精度多晶硅电阻总长度至少为50 微米。
a
21
5.3 电容版图设计
❖ 集成电路中的电容存在很多，有专门设计的 电容，也有寄生电容。
❖ 如相邻两层金属重叠会形成电容
a
10
5.2 电阻常见版图画法
❖ （1）离子注入电阻
❖ 采用离子注入方式对半导体掺杂而得到的电 阻。
❖ 可以精确控制掺杂浓度和深度，阻值容易控 制且精度很高。分为P+型和N+型电阻。
❖ （2）多晶硅薄膜电阻
❖ 掺杂多晶硅薄膜电阻的放开电阻较大，是集 成电路中最常用到的一种电阻。
a
11
5.2 电阻常见版图画法
❖ 2、电阻的版图设计
❖ （1）简单的电阻版图
❖ 电阻的阻值
R
Ld Wd
R■
❖ 电阻的阻值=电阻的方块数×方块电阻。
❖ 这种阻值计算比较粗糙，没有计入接触孔电阻 和头区电阻。
a
12
5.2 电阻常见版图画法
❖ （2）高阻值第精度电阻版图 ❖ 对上拉电阻和下拉电阻：对电阻阻值以及匹
配要求不是太高，只需要高阻值。 ❖ 狗骨型或折弯型 ❖ 图7.11
❖ 对于既有精度要求，又有匹配要求的电阻， 可以将这两个电阻交互排列放置。图7.16
a
❖ （3）高精度电阻版图设计方法之二：电阻单 元的复用
❖ 与MOS管类似，电阻也最好使用某一单元进 行利用，通常选取一段宽度长度合适，受工 艺影响、温度影响总体性能较优的一段电阻 作为通用电阻，然后通过串联、并联，获得 其他阻值的电阻。图7.17
a
25
5.3 电容版图设计
❖ 2、电容版图设计 ❖ 一般电路对电容精度要求不高，因此通常电
容是最后设计的。 ❖ 图7.22，“比例电容版图”：两个电容进行
匹配。将较小的电容放置中心位置，以保证 周围环境一致性。
a
26
5.4 二极管版图
❖ 集成电路中普遍存在二极管。 ❖ psub-nwell二极管：P型衬底和N阱之间存在
单元进行复制组合，这样，加工的适配几率 就会减小。
a
7
5.1 MOS器件常见版图画法
❖ （5）匹配器件共中心性：又称为四方交叉
❖ 在运算放大器的输入差分对中，两管的宽长 比都比较大。
❖ 采用四方交叉的布局方法，使两个管子在X轴 上产生的工艺梯度影响和Y轴上的工艺梯度影 响都会相互抵消。
❖ 将M1和M2分别分成两个宽度为原来宽度一 半的MOS管，沿对角线放置后并联。
❖ MOS管的栅和沟道之间会形成电容
❖ 1、电容的分类
❖ MOS管电容、多晶硅-N阱电容、精度较高的 多晶硅-多晶硅电容（PIP）以及金属-金属电 容（MIM）
a
22
5.3 电容版图设计
❖ （1）MOS电容 ❖ 通常在滤波电路中使用，精度不高，误差可
达20%左右。 ❖ 将MOS管的源和漏接在一起，作为一个极板，
a
16
5.2 电阻常见版图画法
a
17
5.2 电阻常见版图画法
a
18
5.2 电阻常见版图画法
a
19
5.2 电阻常见版图画法
❖ 对于无法使用串、并联关系来构建的电阻， 可以在单元电阻内部取部分进行构建。
❖ 图7.18的实现方式。
a
20
电阻匹配设计总结
❖ （1）采用同一材料来制作匹配电阻
❖ （2）匹配电阻的宽度要相同，且要足够宽。
a
13
5.2 电阻常见版图画法
❖ （3）高精度电阻版图设计方法之一：虚设器 件
❖ 对电阻精度及匹配要求较高的电路：基准电 路；运算放大器的无源负载。
❖ 首选多晶硅电阻。 ❖ 虚设器件（Dummy Device）
a
14
5.2 电阻常见版图画法
❖ 在需要匹配的器件两侧或周围增加虚设器件， 防止边上的器件被过多的可是，引起不匹配。
❖ （1）匹配器件相互靠近放置：减小工艺过程 对器件的差异。
❖ （2）匹配器件同方向性：不同方向的MOS 管在同一应力下载流子迁移率不同。
a
5
5.1 MOS器件常见版图画法
❖ （3）匹配器件与周围环境一致：虚设器件， 避免刻蚀程度的不同。
a
6
5.1 MOS器件常见版图画法
❖ （4）匹配器件使用同一单元：根器件法 ❖ 对于不同比例尺寸的MOS管，尽量使用同一
栅作为一个极板。 ❖ MOS管工作在积累区。 ❖ 栅氧化层较薄，因此电容较大。
a
23
5.3 电容版图设计
❖ （2）阱电容 ❖ 多晶硅和阱之间形成电容 ❖ 下极板与衬底之间存在寄生电容，精度不高。 ❖ （3）PIP电容 ❖ 多晶硅-二氧化硅-多晶硅结构 ❖ 可以通过控制氧化层的质量和厚度，精确控制
电容值。 ❖ 做在场氧区，电容值较小。
集成电路版图设计与验证
第六章 集成电路常用器件版图
a
1
5.1 MOS器件常见版图画法
❖ 1、大尺寸MOS版图布局 ❖ 大宽长比的晶体管：获得大的驱动能力。 ❖ 单管布局：栅很长，寄生电阻增加，导致晶
体管各个位置的导通不同步。 ❖ 指状交叉（finger）方式
a
2
❖ 将与非门 设计成指 状构造示 例
a
3
5.1 MOS器件常见版图画法
❖ 2、倒比管版图布局 ❖ 管子的宽长比小于1 ❖ 利用倒比管沟道较长，电阻较大的特点，可
以起到上拉电阻的作用。 ❖ 应用：开机清零电路。
a
4
5.1 MOS器件常见版图画法
❖ 3、MOS器件的对称性
❖ 对称意味着匹配，是模拟集成电路版图布局 重要技巧之一。
❖ 包括器件对称、布局连线对称等。
a
8
5.1 MOS器件常见版图画法
a
9
5.2 电阻常见版图画法
❖ 无源电阻：采用对半导体进行掺杂的方式制 作的电阻。（本次课只介绍无源电阻）
❖ 有源电阻：利用晶体管的不同工作区表现出 来的不同电阻特性来做电阻。
❖ 1、电阻的分类 ❖ 掺杂半导体电阻：扩散电阻和例子注入电阻 ❖ 薄膜电阻：多晶硅薄膜电阻和合金薄膜电阻
a
24
5.3 电容版图设计
❖ （4）MIM电容 ❖ 金属层之间距离较大，因此电容较小。 ❖ 减小电容面积、提高电容值：叠层金属电容
器，即将多层金属平板垂直的堆叠在一起， 将奇数层和偶数层金属分别连在一起，形成 两个梳状结构的交叉。图7.21 ❖ PIP和MIM电容由于下极板与衬底距离较远， 寄生电容较小，精度较好。
❖ （3）匹配的电阻要紧密靠近
❖ （4）在匹配电阻阵列的两端要放置Dummy 电阻。
❖ （5）不要使用较短的电阻区块，一般的方块 数为5个，高精度多晶硅电阻总长度至少为50 微米。
a
21
5.3 电容版图设计
❖ 集成电路中的电容存在很多，有专门设计的 电容，也有寄生电容。
❖ 如相邻两层金属重叠会形成电容
a
10
5.2 电阻常见版图画法
❖ （1）离子注入电阻
❖ 采用离子注入方式对半导体掺杂而得到的电 阻。
❖ 可以精确控制掺杂浓度和深度，阻值容易控 制且精度很高。分为P+型和N+型电阻。
❖ （2）多晶硅薄膜电阻
❖ 掺杂多晶硅薄膜电阻的放开电阻较大，是集 成电路中最常用到的一种电阻。
a
11
5.2 电阻常见版图画法
❖ 2、电阻的版图设计
❖ （1）简单的电阻版图
❖ 电阻的阻值
R
Ld Wd
R■
❖ 电阻的阻值=电阻的方块数×方块电阻。
❖ 这种阻值计算比较粗糙，没有计入接触孔电阻 和头区电阻。
a
12
5.2 电阻常见版图画法
❖ （2）高阻值第精度电阻版图 ❖ 对上拉电阻和下拉电阻：对电阻阻值以及匹
配要求不是太高，只需要高阻值。 ❖ 狗骨型或折弯型 ❖ 图7.11
❖ 对于既有精度要求，又有匹配要求的电阻， 可以将这两个电阻交互排列放置。图7.16
a
❖ （3）高精度电阻版图设计方法之二：电阻单 元的复用
❖ 与MOS管类似，电阻也最好使用某一单元进 行利用，通常选取一段宽度长度合适，受工 艺影响、温度影响总体性能较优的一段电阻 作为通用电阻，然后通过串联、并联，获得 其他阻值的电阻。图7.17
a
25
5.3 电容版图设计
❖ 2、电容版图设计 ❖ 一般电路对电容精度要求不高，因此通常电
容是最后设计的。 ❖ 图7.22，“比例电容版图”：两个电容进行
匹配。将较小的电容放置中心位置，以保证 周围环境一致性。
a
26
5.4 二极管版图
❖ 集成电路中普遍存在二极管。 ❖ psub-nwell二极管：P型衬底和N阱之间存在
单元进行复制组合，这样，加工的适配几率 就会减小。
a
7
5.1 MOS器件常见版图画法
❖ （5）匹配器件共中心性：又称为四方交叉
❖ 在运算放大器的输入差分对中，两管的宽长 比都比较大。
❖ 采用四方交叉的布局方法，使两个管子在X轴 上产生的工艺梯度影响和Y轴上的工艺梯度影 响都会相互抵消。
❖ 将M1和M2分别分成两个宽度为原来宽度一 半的MOS管，沿对角线放置后并联。
❖ MOS管的栅和沟道之间会形成电容
❖ 1、电容的分类
❖ MOS管电容、多晶硅-N阱电容、精度较高的 多晶硅-多晶硅电容（PIP）以及金属-金属电 容（MIM）
a
22
5.3 电容版图设计
❖ （1）MOS电容 ❖ 通常在滤波电路中使用，精度不高，误差可
达20%左右。 ❖ 将MOS管的源和漏接在一起，作为一个极板，
a
16
5.2 电阻常见版图画法
a
17
5.2 电阻常见版图画法
a
18
5.2 电阻常见版图画法
a
19
5.2 电阻常见版图画法
❖ 对于无法使用串、并联关系来构建的电阻， 可以在单元电阻内部取部分进行构建。
❖ 图7.18的实现方式。
a
20
电阻匹配设计总结
❖ （1）采用同一材料来制作匹配电阻
❖ （2）匹配电阻的宽度要相同，且要足够宽。
a
13
5.2 电阻常见版图画法
❖ （3）高精度电阻版图设计方法之一：虚设器 件
❖ 对电阻精度及匹配要求较高的电路：基准电 路；运算放大器的无源负载。
❖ 首选多晶硅电阻。 ❖ 虚设器件（Dummy Device）
a
14
5.2 电阻常见版图画法
❖ 在需要匹配的器件两侧或周围增加虚设器件， 防止边上的器件被过多的可是，引起不匹配。
❖ （1）匹配器件相互靠近放置：减小工艺过程 对器件的差异。
❖ （2）匹配器件同方向性：不同方向的MOS 管在同一应力下载流子迁移率不同。
a
5
5.1 MOS器件常见版图画法
❖ （3）匹配器件与周围环境一致：虚设器件， 避免刻蚀程度的不同。
a
6
5.1 MOS器件常见版图画法
❖ （4）匹配器件使用同一单元：根器件法 ❖ 对于不同比例尺寸的MOS管，尽量使用同一