篮球比赛数字记分牌的设计方案
篮球数字记分牌
数字电子技术课程设计篮球比赛数字记分牌院系：机电工程专业：电子信息工程年级（班级）：2013级（2）班姓名：叶庆缘学号: 20134082035指导教师：陈丽华完成日期： 2015 年 3 月 21日成绩：目录1 引言 (1)2 设计原理与方案 (1)2.1 设计任务与要求 (1)2.2 设计方案 (1)3 电路设计与调试 (2)3.1 模块设计 (2)3.1.1 计数\编码电路 (2)3.1.2 译码显示电路 (2)3.1.3 开关控制输入电路 (2)3.2 单元电路的设计 (3)3.2.1 计数\编码电路的设计 (3)3.2.2 译码\驱动\显示电路设计 (4)3.2.3 信号输入控制电路设计 (6)4 结论 (6)5 设计心得体会 (6)参考文献 (7)附录A 整体电路图 (8)附录B 元件清单 (9)附录C 实物图 (10)篮球比赛数字记分牌1 引言电子课程设计是电子技术学习中非常重要的一个环节，是将理论知识和实践能力相统一的一个环节，是真正锻炼学生能力的一个环节。
在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒时器，交通信号灯、红绿灯、行人灯、交通纤毫控制机、还可以用来做为各种药丸，药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会是何其重要的。
而对于体育的兴趣我就选择了篮球记分牌这个题目,所以有这样一个机会的我真的很兴奋同时我也有机会提升自己在数字电路中理论的能力.2 设计原理与方案2.1 设计任务与要求2.1.1设计篮球比赛数字计分牌，以达到以下要求：1．分别记录两队得分情况；2．进球得分加2分，罚球进球得分加1分；3．纠正错判得分减2分或1分；4．分别用三个数码管显示器记录两队的得分情况。
2.2 设计方案1、篮球比赛数字计分牌要求能分别记录两队的得分的情况，可清零重新开始比赛，所以设置一开关用来复位。
2、计分牌由百、十、个位组成，用LED数码管（共阴）显示，配用相应译码器CD4511。
数电篮球记分牌综设
篮球记分牌实验报告学生姓名_______________________ 学号_______________专业_____________________ 年级、班级_____________课程名称_____________________ 实验项目__ 综合设计实验___________一、实验项目设计并制作一个篮球竞赛用的电子显示屏。
二、前言本次实验是对数字电子技术基础的综合实践与应用，设计了24秒倒计时器和篮球计分器。
计时器具备复位、启动、暂停、连续、报警功能，同时应用七段数码管显示时间，计分器具备1分、2分和3分的累加记分和置零功能。
制作实验成品时涉及到了数电基本知识以及之前做过的组合和时序逻辑基本单元电路仿真，TTL与CMOS门电路的测试、三态门和传输门电路的测试等实验所学习的到的知识。
综设综合性强，检验了学生的数电综合知识与应用实践能力。
三、实验设计方案（一）设计任务及要求1、至少用两位数码管显示每个队的得分，有1分、2分、3分三种情况。
2、设计一个24秒倒计时器，并具有时间显示功能，时间间隔为1秒。
3、设置启动、暂停/继续键，控制启动、暂停、继续计时功能。
4、设置复位键，按该键可返回初始状态即24秒。
5、计时器递减到“00”时，计时器跳回“24”并停止工作，给出声音和发光提醒。
6、先用Multisim仿真软件仿真电路，并进行调试；然后焊接并调试出演示电路。
（二）设计原理。
本实验利用555定时器芯片组成多谐振荡器形成秒脉冲发生功能、十进制同步计数器74LS160和同步十进制可逆计数器74LS192进行进退位、置数、计数输出功能，74LS47的译码功能，数码管的译码显示功能，以及与非门组成的SR锁存器的锁存功能实现任务要求。
（三）实验内容及方法1、24秒倒计时器由信号脉冲发生电路、译码和显示电路、减法计数器电路、开关控制电路和报警电路五个模块组成。
总电路（1）信号脉冲发生电路由555定时器构成的多谐振荡器可以产生时钟信号给75LS192，使其进行递减计数，根据公式T=0.7（R1+2R2）C，图中R1=R2=48kΩ，C=10μF，算得多谐振荡器产生占空比为2/3，周期为1S（频率为1Hz）的时钟信号。
篮球记分牌方案
按键 k4
uchar code tab[]={0x00,0x01,0x02,0x03,0x04,0x05,0x06,0x07,0x08,0x09};
void main()
{
uchar k1=0;
while(1)
{
if(P10 == 0)
{
k1 += 1;
分数加 1
while(P10 == 0);
}
if(P11 == 0)
同键盘一样，显示器也是人机交流的重要组成部分。计算机的运行结果和运行 状态可以通过显示器显示出来。单片机应用系统中常用的显示器有 LED 和 LCD 两种 方式。LED 显示最为普遍，发光二极管 LED（Light Emitting Diode）是一种通电后 能发光的半导体器件，其导电性质与普通二极管类似。LED 数码显示器就是由发光 二极管组合而成的一种新型显示器件，但是由于低功耗的要求，LCD 显示器越来越 被广泛地使用。
功能分析：
根据前面的设计的任务的要求，本设计任务主要具有以下几个模块：单片机模 块；按键模块；数码显示模块。本设计由单片机模块部分植入主程序，通过按键部 分进行加1、2、3分以及减1分操作，最终在2个LED数码管上显示结果。本系统采用 单片机98S51作为本设计的核心元件。利用七段共阴极LED数码管作为显示器件。在 此设计中共接入4个七段共阴极LED显示器,用于计录甲、乙两队的分数,每队2个LED 显示器显示范围可达到0～99分,足够满足赛程要求。其次，为了配合计时器和计分 器校正、调整时间和比分，我们在设计中设立了个按键。用于改变甲、乙两队的分 数.
显示部分:
本设计显示部分采用的是 7 段共阳 LED 数码管显示，LED 就是发光二极管，相 对 LET 来说它的优势在于节能环保，保护视力，使用寿命长等优点。数码管实际上 是由 7 个发光管组成 8 字形构成的，加上小数点就是 8 个。我们分别把他命名为 A,B,C,D,E,F,G,H，如图 3 所示。
篮球记分牌设计
篮球记分牌1、项目名称：单片机篮球记分牌2、项目要求：实现为比赛的两个队计分，计时，中场暂停时蜂鸣器报警功能。
其中，加分可以实现每次加一分，两分和三分。
每个队加分时都有相应的指示灯点亮。
3、设计内容本设计是基于AT89C51单片机的篮球计时计分器，利用7段共阴LED作为显示器件。
在此设计中共接入了1个四位一体7段共阴LED显示器，1个四位一体7段共阴LED显示器，一个用来记录赛程时间，每次计时时间设置为2分钟。
另外一个数码管用于记录甲乙队的分数，每队2个LED显示器显示范围可达到0~99分。
赛程计时采用正计时方式，比赛开始时启动计时，直至计时到到2分钟为止。
其次，为了配合计时器和计分器校正调整时间和比分，我们特定在本设计中设立了四个按键，用于加一分，加两分，加三分和切换甲乙两队的加分等功能。
采用单片机控制是这个系统按键操作使用简洁，LED显示，安装方便。
本篮球计时计分器主要包括单片机控制系统、计时显示模块、计分显示模块、定时报警，按键控制键盘模块。
通过这几个模块的协调工作就可以完成相应的计时计分控制和显示功能。
这四个模块的相互连接如下图（图1）所示：4、芯片简介：AT89C51是一种带4K字节闪存可编程可擦除只读存储器（FPEROM—Flash Programmable and Erasable Read Only Memory）的低电压、高性能CMOS 8位微处理器，俗称单片机。
AT89C2051是一种带2K字节闪存可编程可擦除只读存储器的单片机。
单片机的可擦除只读存储器可以反复擦除1000次。
该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。
由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，AT89C2051是它的一种精简版本。
AT89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
【最标准】数字电子技术课程设计 篮球比赛数字计分牌
烟台南山学院数字电子技术课程计题目篮球比赛数字计分牌姓名：所在学院：工学院电气与电子工程系所学专业：自动化班级：学号：指导教师：完成时间：数电课程设计任务书一、基本情况学时：40学时学分：1学分课程设计代码：07120052适应班级：电气工程、自动化二、进度安排本设计共安排1周，合计40学时，具体分配如下：实习动员及准备工作：2学时总体方案设计：4学时查阅资料，讨论设计：24学时撰写设计报告：8学时总结：2学时教师辅导：随时三、基本要求1、课程设计的基本要求数字电子技术课程设计是自动化、电气工程及其自动化专业的一门专业必修课，通过指导学生循序渐进地独立完成数字电路的设计任务，加深学生对理论知识的理解，有效地提高了学生的动手能力，独立分析问题、解决问题能力，协调能力和创造性思维能力。
着重提高学生在数字电路应用方面的实践技能，树立严谨的科学作风，培养学生综合运用理论知识解决实际问题的能力。
学生通过电路的设计、安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法。
2、课程设计的教学要求数电课程设计的教学采用相对集中的方式进行，以班为单位全班学生集中到设计室进行。
做到实训教学课堂化，严格考勤制度，在实训期间累计旷课达到6节以上，或者迟到、早退累计达到8次以上的学生，该课程考核按不及格处理。
在实训期间需要外出查找资料，必须在指定的时间内方可外出。
课程设计的任务相对分散，每3名学生组成一个小组，完成一个课题的设计。
小组成员既有分工、又要协作，同一小组的成员之间可以相互探讨、协商，可以互相借鉴或参考别人的设计方法和经验。
但每个学生必须单独完成设计任务，要有完整的设计资料，独立撰写设计报告，设计报告雷同率超过50%的课程设计考核按不及格处理。
四、设计题目及控制要求篮球比赛数字计分牌要求：1．分别记录两队得分情况；2．进球得分加2分，罚球进球得分加1分；3．纠正错判得分减2分或1分；4．分别用三个数码管显示器记录两队的得分情况。
篮球比赛数字记分牌的设计方案
目录1 课程设计题目`内容与要求………………………1.1 设计内容1.2 具体要求2系统设计…………………………2.1 设计思路2.2 系统原理3 系统实现……………………………………………4 系统仿真……………………………………………5硬件验证(操作)说明………………………………6 总结…………………………………………………7参考书目……………………………………………一、课程设计题目、内容与要求1.1课程设计的题目：篮球比赛记分牌1.2课程设计内容：1、根据比赛实际情况记录两队得分，罚球进的1分，进球的2分；2、记分牌要具有纠错功能，能减1分、2分功能；3、利用3个译码显示管输出比赛的分；二、系统设计2.1设计思路：篮球比赛记分牌是记录两队比赛的得分情况，并能够进行纠错功能；根据系统设计的要求，篮球记分牌的电路原理框图如下：2.2 系统原理与设计说明系统各个模块的功能如下：1、D触发器电路模块实现翻转功能当出错时，输出为1，使电路回到上一个正确的状态。
2、4为二进制全加器电路模块实现加法计数功能。
3、移位寄存器电路模块保存比赛两队得分情况的4个相邻状态，出错时将调用上一个正确状态。
4、二选一数据选择器电路模块用来控制移位寄存器5、LED数码管驱动电路模块三、系统实现各模块电路的源程序如下：1、D触发器电路模块及程序：set输入(Q=1)，清零应该可以用复位键reset吧(Q=0)。
library ieee;use ieee.std_logic_1164.all;entity sync_rsdff isport(d,clk : in std_logic;set : in std_logic;reset: in std_logic;q,qb : out std_logic);end sync_rsdff;architecture rtl_arc of sync_rsdff isbeginprocess(clk)beginif (clk'event and clk='1') thenif(set='0' and reset='1') thenq<='1';qb<='0';elsif (set='1' and reset='0') thenq<='0';qb<='1';elseq<=d;qb<=not d;end if;end if;end process;end rtl_arc;2、移位寄存器模块电路及程序：library IEEE;use IEEE.std_logic_1164.all;entity shft_reg isport (DIR : in std_logic;CLK : in std_logic;CLR : in std_logic;SET : in std_logic;CE : in std_logic;LOAD : in std_logic;SI : in std_logic;DATA : in std_logic_vector(3 downto 0);data_out : out std_logic_vector(3 downto 0) );end shft_reg;architecture shft_reg_arch of shft_reg issignal TEMP_data_out : std_logic_vector(3 downto 0);beginprocess(CLK)beginif rising_edge(CLK) thenif CE = '1' thenif CLR = '1' thenTEMP_data_out <= "0000";elsif SET = '1' thenTEMP_data_out <= "1111";elsif LOAD = '1' thenTEMP_data_out <= DATA;elseif DIR = '1' thenTEMP_data_out <= SI & TEMP_data_out(3 downto 1);elseTEMP_data_out <= TEMP_data_out(2 downto 0) & SI;end if;end if;end if;end if;end process;data_out <= TEMP_data_out;end architecture;3、二选一数据选择器电路模块及程序：entity mux isport(do,d1:in bit;sel:in bit;q:out bit);end mux;architecture a of mux isbeginq<=(do and sel)or(not sel and d1);end a;4、加法计数器的电路模块及程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY add4 ISPORT(a1,a2,a3,a4:IN STD_LOGIC;b1,b2,b3,b4:IN STD_LOGIC;sum1,sum2,sum3,sum4:OUT STD_LOGIC;cout4:OUT STD_LOGIC);END add4;ARCHITECTURE add_arc OF add4 ISSIGNAL cout1,cout2,cout3:STD_LOGIC;COMPONENT halfaddPORT(a,b:IN STD_LOGIC;sum,hcarry:OUT STD_LOGIC);END COMPONENT;COMPONENT fulladdPORT(in1,in2,cin:STD_LOGIC;fsum,fcarry:OUT STD_LOGIC);END COMPONENT;BEGINu1:halfadd PORT MAP(a=>a1,b=>b1,sum=>sum1,hcarry=>cout1);u2:fulladd PORT MAP(in1=>a2,in2=>b2,cin=>cout1,fsum=>sum2,fcarry=>cout2);u3:fulladd PORT MAP(in1=>a3,in2=>b3,cin=>cout2,fsum=>sum3,fcarry=>cout3);u4:fulladd PORT MAP(in1=>a4,in2=>b4,cin=>cout3,fsum=>sum4,fcarry=>cout4);END add_arc;5、七段译码电路及程序：library ieee;use ieee.std_logic_1164.all;entity deled isport(datain:in std_logic_vector(3 downto 0);qout:out std_logic_vector(6 downto 0));end deled;architecture func of deled isbeginprocess(datain)beginif datain= "0000" then qout<="1111110";elsif datain= "0001" then qout<="0110000";elsif datain= "0010" then qout<="1101101";elsif datain= "0011" then qout<="1111001";elsif datain= "0100" then qout<="0110011";elsif datain= "0101" then qout<="1011011";elsif datain= "0110" then qout<="1011111";elsif datain= "0111" then qout<="1110000";elsif datain= "1000" then qout<="1111111";elsif datain= "1001" then qout<="1111011";else null;end if;end process;end func;四、系统仿真1、D触发器电路模块仿真波形：2、移位寄存器模块电路仿真波形：3、二选一数据选择器电路模块仿真波形：4、加法计数器的电路模块仿真波形：5、七段译码电路仿真波形：五﹑硬件验证说明这次设计采用的硬件电路有芯片EP1K10TC100-3,实验板上标准时钟电路、LED 显示等，六、总结此课题说明了使用VHDL语言设计数字电路的方法以及VHDL语言在数字电路设计仿真中的重要作用,仿真结果表明VHDL 语言应用于数字电路仿真是切实可行的,该语言在电子设计领域受到了广泛的接受。
EDA篮球比赛电子记分牌设计说明
长沙学院课程设计说明书题目篮球比赛电子记分牌设计一、课题名称 (2)二、............................................. 设计容 2三、设计思路 (2)1、整体设计思路: (2)2、整体设计流程： (2)四、设计说明 (2)1、设计程序 (3)2、引脚分配设置： (9)3、功能描述 (10)五、设计心得 (10)六、参考文献 (11)一、课题名称篮球比赛电子记分牌设计二、设计容设计一个篮球比赛记分牌，使用4位数码管显示倒计时的分钟、秒钟值；2位数码管显示A方得分；2位数码管显示B方得分；使用LED灯作为上、下半场的标志；单次加分值包括1分、2分和3分；半场时间到输出3秒的声光提示；可进行比赛暂停、比赛加时等操作；终场时间到输出 5 秒的声光提示。
三、设计思路1、整体设计思路：根据设计容，可将设计将分为五个模块来设计：分频计数模块、时间模块、加分模块、动态扫描显示模块、LED灯模块。
2、整体设计流程：(1)、分频计数模块：通过分频模块，将试验箱自带的50MHZ勺频率分频得到1MZ 以及1HZ的频率(2)、时间模块：将计时器的分钟、秒钟，通过借位的方式设计成40分钟的倒计时时钟(3)、加分模块：通过拨盘开关的选择，输入 A B队的比赛得分(4)、动态扫面显示模块：通过1MHZ的频率，将时间以及A、B队的比赛得分同时扫描显示在数码管上(5)、LED灯模块：对上下场的显示，以及比赛结束的灯亮延长显示四、设计说明led_h_e nd:out std_logic;半场结束延时亮灯输出led_f_e nd:out std_logic);全场结束延时亮灯输出1、设计程序 library ieee; use ieee.std_logic_1164.all;use ieee.std_logic_ un sig ned.all; use ieee.std_logic_arith.all; en tity baseketball is port(clk:in std_logic; dui jia fen xin hao start,addtime,add1_A,add2_A,add3_A,add1_B,add2_B,add3_B: in std 」o gic;--A\B 比赛开始，A.B 队加分信号 stop:i n std_logic; 比赛暂停 led7s_selout:out std_logic_vector(7 dow nto 0);- 数码管位选 led7s:out std_logic_vector(6 dow nto 0); --7 上半场亮灯显示 段数码显示管 led_up:out std_logic;led_dow n:out std_logic;下半场亮灯显示 end; architecture one of baseketball is con sta nt time_m :in teger:=9; 时间分位初始化con sta nt time_s :in teger:=59; 时间秒位初始化 signal time_m0:integer range 0 to 9;- 分位时间围signal time_s0:integer range 0 to 59;-- 秒位时间围 sig nal cout_A,cout_B:i nteger range 0 to 99;-- sig nal clk0_1,clk0_1M:std 」ogic; --1HZ\1MHZ 比分计数围 信号sig nal q0_1:i nteger range 0 to 24999999; --1HZ 分频计数围 sig nal q0_1M:i nteger range 0 to 25; --1MHZ 分频计数围sig nal half_e nd,full_e nd,add_e nd:std_logic;-- 上下半场结束信号 signal r,a,b,c,d,e,f,g,h:integer range 0 to 9;-- 扫描显示加载信号 sig nal q1:i nteger range 0 to 7; 动态扫描显示信号围sig nal q_3:i nteger range 0 to 3; --s 半场比赛结束延时提示 sig nal q_5:i nteger range 0 to 5; 全场比赛结束延时提示 sig nal q_t_m:i nteger range 0 to 1;- 秒借位sig nal q_t_s:i nteger range 0 to 1;- 分借位 begin process(clk) -- 1MHZ 频率beginif clk'eve nt and clk='1' the nif qO_1M=25 thenq0_1M<=0;clk0_1M<=not clk0_1M;else qO_1M<=qO_1M+1;end if;end if;end process;process(clk) -- 1HZ 频率beginif clk'eve nt and clk='1' the nif q0_仁24999999 thenq0_1<=0;clk0_1<=not clk0_1;elseq0_1<=q0_1+1;end if;end if;end process;process(clk0_1,clk)-- 时间模块beginif clk0_1'eve nt and clk0_1='1' the nif start='1' the nif half_e nd='O' and full_e nd='O' thentime_s0<=time_s;led_up<='1';if time_m0=0 and time_s0=0 the ntime_m0<=time_m; led_up<='0';half_e nd<='1';elsif time_s0=0 thenq_t_m<=1; time_mO<=time_mO-q_t_m;elseq_t_s<=1；time_sO<=time_sO-q_t_s;end if;end if;if half_e nd='1' and full_e nd='O' thentime_s0<=time_s;led_dow n<='1';if time_m0=0 and time_s0=0 the ntime_m0<=time_m;led_dow n<='0';full_e nd<='1';elsif time_s0=0 the nq_t_m<=1;time_m0<=time_m0-q_t_m; elseq_t_s<=1; time_s0<=time_s0-q_t_s;end if;end if;end if;if addtime='1' and full_e nd='1' the n--比赛计时if add_e nd='O' the ntime_s0<=time_s;if time_m0=0 and time_s0=0 the ntime_m0<=time_m;add_e nd<='1';elsif time_s0=0 the nq_t_m<=1;time_m0<=time_m0-q_t_m; elseq_t_s<=1; time_s0<=time_s0-q_t_s;end if;end if;end if;if stop='1' the nhalf_e nd<='0';full_e nd<='0';add_e nd<='0：end if;end if;end process;process(add1_A,add2_A,add3_A) --A begin if add1_A='1' the ncout_A<=cout_A+1;end if;if add2_A='1' the ncout_A<=cout_A+2;end if;if add3_A='1' the ncout_A<=cout_A+3;end if;if stop='1' the ncout_A <=0;end if;end process;process(add1_B,add2_B,add3_B) --B begin if add1_B='1' thencout_B<=cout_B+1;end if;if add2_B='1' the ncout_B<=cout_B+2;end if;if add3_B='1' the ncout_B<=cout_B+3;end if;if stop='1' the n对加分模块对加分模块cout_B <=0;end if;end process;process(clkO_1M,q1)beginif clkO_1M'eve nt and clk0_1M='1' the nif q1=7 the nq1<=0;else q1<=q1+1;end if;end if;end process;process(q1,a,b,c,d,e,f,g,h)-- 动态扫描显示模块begina<=time_m0/10;b<=time_mO rem 10;c<=time_s0/10;d<=time_s0 rem 10;e<=cout_A/10;f<=cout_A rem 10;g<=cout_B/10;h<=cout_B rem 10;case q1 iswhen 0 => Ied7s_selout<="00000001"; r<=a;when 1 => Ied7s_selout<="00000010"; r<=b;when 2 => Ied7s_selout<="00000100"; r<=c;when 3 => Ied7s_selout<="00001000"; r<=d;when 4 => Ied7s_selout<="00010000"; r<=e;when 5 => Ied7s_selout<="00100000"; r<=f;when 6 => Ied7s_selout<="01000000"; r<=g;when 7 => Ied7s_selout<="10000000"; r<=h;whe n others => n ull;end case;end process;process(r)begincase r iswhen 0=>led7s<="1000000"; whe n 1=>led7s<="1111001";when 2=>led7s<="0100100";when 3=>led7s<="0110000";when 4=>led7s<="0011001";when 5=>led7s<="0010010";when 6=>led7s<="0000010";when 7=>led7s<="1111000";when 8=>led7s<="0000000";when 9=>led7s<="0010000";when others => n ull;end case;end process;process(clk0_1,half_e nd,full_e nd)-- 上下半场灯亮延时提示beginif clk0_1'eve nt and clk0_1='1' the nif half_e nd='1' thenif q_3=3 thenled_h_e nd<='0';else q_3<=q_3+1;led_h_e nd<='1';end if;end if;if full_e nd='1' the nif q_5=5 the nled_f_e nd<='0';else q_5<=q_5+1;led_f_e nd<='1';end if;end if;if stop='1' the nq_3<=0;q_5<=0;end if;end if;end process;en d;2、引脚分配设置:3加载程序至试验箱，打开拨盘开关1比赛开始，LED灯1灭，进行上半场比赛，8个数码显示管依次显示09590000，比赛时间一共10分钟，前四位为时间显示每一秒减计数一次；第五位和第六位为A对比赛分值，当拨动拨盘开关3、4、5时，数码管相应显示加1分、2分、3分；第七位和第八位为B对比赛分值，当拨动拨盘开关6、7、8时，数码管相应显示加1分、2分、3分；打开把盘开关2,比赛暂停，恢复以后比赛继续进行。
课程设计--篮球比赛计分牌设计
电子技术课程设计题目：篮球比赛计分牌设计专业：电气工程及其自动化班级：姓名：`````学号：23指导老师：小组成员：成绩：篮球比赛数字计分牌的设计摘要随着科技的发展和人们生活水平的逐渐提高，各种有利于生活的电子产品开始逐步进入人们的生活。
数字记分牌的出现则代替了记分员人工翻动记分牌累计积分的繁琐劳动，使各种比赛进入了更智能、更高效、更精准的人机互动时代，在各种比赛中具有重要意义。
本文介绍了基于数字电路的篮球数字计分牌的设计，在硬件方面使用三片四位二进制加法器 74LS161分别组成 1,2,3 进制计数器，用三个开关分别进行 1分，2 分，3 分的计数，然后把数值通过逻辑电路输入到十进制加/减计数器74LS192进行总分的累加。
使用两个七段LED管进行显示十位，个位， LED采用的七段数码显示，用74LS48芯片进行驱动。
软件方面使用Multisim对可逆计数器进行仿真，整个系统能够对篮球比赛过程中比赛分数进行计数累加，实现对整个比赛的计分。
关键字:数字记分器；LED 数码管；计数器；仿真目录一、设计项目与目的二、设计方案及原理 (2)三、单元电路得设计 (10)1 二进制加法计数器74LS161 (10)2 十进制可逆计数器74LS192 (11)3 七段数码显示管 (11)4 七段显示译码器74LS48 (11)四、电路元件清单 (12)五、电路设置及仿真1 电路设置 (11)2 电路仿真 (11)六、总结及心得一、设计任务与目的设计一个篮球比赛数字计分器，掌握数字计分器的工作原理和设计方法。
要求：（1）分别记录两队得分情况；（2）进球得分加2分，罚球进球得分加1分；（3）纠正错判得分减2分或1分；（4）分别用三个数码管显示器记录两队的得分情况。
设计目的：（1）熟悉中规模集成可逆计数器，译码器和显示器的功能；（2）培养创造性地运用所学知识进行数字系统设计的能力和兴趣；（3）了解数字系统的实验及调试方法，以及一般故障的排除方法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录1 课程设计题目`内容与要求………………………设计内容具体要求2系统设计…………………………设计思路系统原理3 系统实现……………………………………………4 系统仿真……………………………………………5硬件验证(操作)说明………………………………6 总结…………………………………………………7参考书目……………………………………………一、课程设计题目、内容与要求课程设计的题目：篮球比赛记分牌课程设计内容：1、根据比赛实际情况记录两队得分，罚球进的1分，进球的2分；2、记分牌要具有纠错功能，能减1分、2分功能；3、利用3个译码显示管输出比赛的分；二、系统设计设计思路：篮球比赛记分牌是记录两队比赛的得分情况，并能够进行纠错功能；根据系统设计的要求，篮球记分牌的电路原理框图如下：系统原理与设计说明系统各个模块的功能如下：1、D触发器电路模块实现翻转功能当出错时，输出为1，使电路回到上一个正确的状态。
2、4为二进制全加器电路模块实现加法计数功能。
3、移位寄存器电路模块保存比赛两队得分情况的4个相邻状态，出错时将调用上一个正确状态。
4、二选一数据选择器电路模块用来控制移位寄存器5、 LED数码管驱动电路模块三、系统实现各模块电路的源程序如下：1、D触发器电路模块及程序：set输入(Q=1)，清零应该可以用复位键reset吧(Q=0)。
library ieee;useentity sync_rsdff isport(d,clk : in std_logic;set : in std_logic;reset: in std_logic;q,qb : out std_logic);end sync_rsdff;architecture rtl_arc of sync_rsdff isbeginprocess(clk)beginif (clk'event and clk='1') thenif(set='0' and reset='1') thenq<='1';qb<='0';elsif (set='1' and reset='0') thenq<='0';qb<='1';elseq<=d;qb<=not d;end if;end if;end process;end rtl_arc;2、移位寄存器模块电路及程序：library IEEE;use shft_reg isport (DIR : in std_logic;CLK : in std_logic;CLR : in std_logic;SET : in std_logic;CE : in std_logic;LOAD : in std_logic;SI : in std_logic;DATA : in std_logic_vector(3 downto 0);data_out : out std_logic_vector(3 downto 0) );end shft_reg;architecture shft_reg_arch of shft_reg issignal TEMP_data_out : std_logic_vector(3 downto 0);beginprocess(CLK)beginif rising_edge(CLK) thenif CE = '1' thenif CLR = '1' thenTEMP_data_out <= "0000";elsif SET = '1' thenTEMP_data_out <= "1111";elsif LOAD = '1' thenTEMP_data_out <= DATA;elseif DIR = '1' thenTEMP_data_out <= SI & TEMP_data_out(3 downto 1);elseTEMP_data_out <= TEMP_data_out(2 downto 0) & SI;end if;end if;end if;end if;end process;data_out <= TEMP_data_out;end architecture;3、二选一数据选择器电路模块及程序：entity mux isport(do,d1:in bit;sel:in bit;q:out bit);end mux;architecture a of mux isbeginq<=(do and sel)or(not sel and d1);end a;4、加法计数器的电路模块及程序：LIBRARY IEEE;USE add4 ISPORT(a1,a2,a3,a4:IN STD_LOGIC;b1,b2,b3,b4:IN STD_LOGIC;sum1,sum2,sum3,sum4:OUT STD_LOGIC;cout4:OUT STD_LOGIC);END add4;ARCHITECTURE add_arc OF add4 ISSIGNAL cout1,cout2,cout3:STD_LOGIC;COMPONENT halfaddPORT(a,b:IN STD_LOGIC;sum,hcarry:OUT STD_LOGIC);END COMPONENT;COMPONENT fulladdPORT(in1,in2,cin:STD_LOGIC;fsum,fcarry:OUT STD_LOGIC);END COMPONENT;BEGINu1:halfadd PORT MAP(a=>a1,b=>b1,sum=>sum1,hcarry=>cout1);u2:fulladd PORT MAP(in1=>a2,in2=>b2,cin=>cout1,fsum=>sum2,fcarry=>cout2);u3:fulladd PORT MAP(in1=>a3,in2=>b3,cin=>cout2,fsum=>sum3,fcarry=>cout3);u4:fulladd PORT MAP(in1=>a4,in2=>b4,cin=>cout3,fsum=>sum4,fcarry=>cout4);END add_arc;5、七段译码电路及程序：library ieee;use deled isport(datain:in std_logic_vector(3 downto 0);qout:out std_logic_vector(6 downto 0) );end deled;architecture func of deled isbeginprocess(datain)beginif datain= "0000" then qout<="1111110";elsif datain= "0001" then qout<="0110000";elsif datain= "0010" then qout<="1101101";elsif datain= "0011" then qout<="1111001";elsif datain= "0100" then qout<="0110011";elsif datain= "0101" then qout<="1011011";elsif datain= "0110" then qout<="1011111";elsif datain= "0111" then qout<="1110000";elsif datain= "1000" then qout<="1111111";elsif datain= "1001" then qout<="1111011";else null;end if;end process;end func;四、系统仿真1、D触发器电路模块仿真波形：2、移位寄存器模块电路仿真波形：3、二选一数据选择器电路模块仿真波形：4、加法计数器的电路模块仿真波形：5、七段译码电路仿真波形：五﹑硬件验证说明这次设计采用的硬件电路有芯片EP1K10TC100-3,实验板上标准时钟电路、LED 显示等，六、总结此课题说明了使用VHDL语言设计数字电路的方法以及VHDL语言在数字电路设计仿真中的重要作用,仿真结果表明VHDL 语言应用于数字电路仿真是切实可行的,该语言在电子设计领域受到了广泛的接受。
用VHDL硬件描述语言的形式来进行数字系统的设计方便灵活，利用EDA软件进行编译优化仿真极大地减少了电路设计时间和可能发生的错误，降低了开发成本，这种设计方法必将在未来的数字系统设计中发挥越来越重要的作用。
通过对本设计项目的研究，使我进一步了解了EDA、数字电路等多门课程,使得所学的专业知识有机地结合起来,得到了实践和运用的机会,且通过实践和运用巩固了相关的理论知识，提高了工程实践能力。
例如:使用MAX+PLUSII软件和硬件实验平台都得到了充分的锻炼。
设计过程中,由于知识的局限性,我们遇到过很多困难，不知这样把各个功能模块很好的结合起来,耗费了大了量的时间,但我们并没放弃, 克服困难，逐步摸索方法，找到问题所在，缩短了设计周期。
从本设计看出,要做真正的设计、研究,我们现在的知识还远远不够,还需学习更多、更广、更先进的知识才行!七、参考书目[1]《PLD与数字系统设计》李辉西安电子科技大学出版社 2005[2]《EDA技术及可编程逻辑器件应用实训》沈明山北京科学出版社 2004[3]《VHDL数字系统设计与高层次综合》林敏方颖立著北京：电子工业出版社 2002[4]《VHDL程序设计》曾繁泰陈美金著北京：清华大学出版社 2001[5]《EDA技术实验与课程设计》曹昕燕周风臣清华大学出版社 2005[6]《PLD器件与EDA技术》李冬梅北京广播学院出版社2000。