数字系统课程设计
数字电路设计与数字系统课程设计
数字电路设计与数字系统课程设计1. 简介数字电路是数字电子技术的核心和基础，它也是现代电子技术的重要组成部分。
数字电路设计与数字系统课程设计作为电子信息工程的一门重要课程，旨在帮助学生掌握数字电路的基本理论和设计方法，提高学生的设计和实际操作能力，培养学生的创新能力和解决问题的能力。
2. 课程内容2.1 数字电路基础知识数字电路基础知识是数字电路设计与数字系统课程设计的重要内容，包括数字逻辑基础知识、二进制数系统、BCD码和ASCII码等。
2.2 数字逻辑电路数字逻辑电路是数字电路设计与数字系统课程设计的重要内容之一，主要涉及数字逻辑门电路和数字逻辑函数电路等。
学生需要掌握数字逻辑电路的基本原理和常用设计方法。
2.3 组合逻辑电路设计组合逻辑电路是数字电路设计与数字系统课程设计的重要内容之一，主要涉及基本门电路的组合、编码器和解码器、多路选择器和多路分配器等设计。
学生需要掌握组合逻辑电路设计的基本方法和实现原理。
2.4 时序逻辑电路设计时序逻辑电路是数字电路设计与数字系统课程设计的重要内容之一，主要涉及时序电路的设计方法和实现技术。
学生需要掌握时序逻辑电路的设计方法和时序电路的分析、设计和实现。
2.5 数字系统设计数字系统设计是数字电路设计与数字系统课程设计的重要内容之一，主要涉及数字系统的设计方法、数字系统的硬件实现、数字系统的软件实现等。
学生需要掌握数字系统设计的基本理论和实际设计方法。
3. 课程实践3.1 模拟实验数字电路设计与数字系统课程设计的实践环节主要包括模拟实验和数字系统实验两个部分。
模拟实验主要涉及数字电路的仿真和调试，帮助学生掌握数字电路的基本应用和操作技能。
3.2 数字系统实验数字电路设计与数字系统课程设计的实践环节主要包括模拟实验和数字系统实验两个部分。
数字系统实验主要涉及数字系统的设计和实现，包括数字系统的硬件实现和软件实现，帮助学生掌握数字系统的设计和实现方法。
4. 课程教材数字电路设计与数字系统课程设计的教材通常包括以下内容：•《数字电路》•《数字系统设计与实现》•《数字电子技术基础》•《自动化测试与数字电路》5. 学习建议数字电路设计与数字系统课程设计是比较难的一门课程，学生需要掌握基本的数理知识和电子技术基础。
数字逻辑与数字系统设计课程设计
数字逻辑与数字系统设计课程设计一、课程设计背景数字逻辑与数字系统设计课程介绍了数字电路的基本概念、设计和分析方法。
数字逻辑是电子技术中非常重要的一部分，广泛应用于计算机、通信、自动化控制、计算器、游戏机等电子产品。
通过本课程的学习，学生将掌握数字逻辑和数字系统设计的基本原理和方法。
二、课程设计内容本次数字逻辑与数字系统设计课程设计主要分为以下几个部分：1.实验一：Karnaugh图和逻辑多路选择器设计实验2.实验二：数字逻辑电路的组合设计实验3.实验三：数字电路的时序设计实验4.实验四：数字系统设计实验5.实验五：数字逻辑综合设计实验实验一：Karnaugh图和逻辑多路选择器设计实验通过本实验，学生将学会运用Karnaugh图方法设计简单的逻辑电路，掌握最小化布尔函数的方法。
同时，学生将学习多路选择器的设计方法，掌握多路选择器的应用技巧。
实验二：数字逻辑电路的组合设计实验通过本实验，学生将学习的是数字逻辑电路的组合设计方法，包括基本逻辑门和复杂逻辑电路的设计技术。
同时，学生还将掌握基本电路的仿真方法，通过仿真软件对电路进行验证。
实验三：数字电路的时序设计实验在本实验中，学生将掌握数字电路的时序设计方法，了解时序电路的作用、分类和基本原理。
同时，学生将学习数字电路时序仿真的方法，能够进行基本时序电路模拟。
实验四：数字系统设计实验在本实验中，学生将学习数字系统设计的基本方法和过程，包括总体结构设计、输入输出接口的设计、存储器的设计等；同时，学生还将了解数字系统的仿真和测试方法，对设计的数字系统进行仿真和测试。
实验五：数字逻辑综合设计实验在本实验中，学生将通过数字逻辑综合设计，掌握数字逻辑综合应用技巧，并能够在实践中学习根据需求进行电路综合的方法。
三、课程设计特点本次数字逻辑与数字系统设计课程设计不仅注重理论教学，更加强调实践教学，特点如下：1.注重实验教学，对学生的动手能力和实践能力进行提高。
2.充分利用仿真软件进行电路设计和验证，使学生在熟悉实际电路设计方法的同时，也能提高计算机仿真的技能和水平。
独立学院数字系统课程设计教学改革
数字 系统课程设计（ 以下简称课设） 电类专业一 是 门重要 的实践课程， 对学生打好专业基础 ， 强数字系 加 统设计 能力 、现代工程实践能力和科学创新能力有着 不容小觑 的作用 。因此， 通过教学改革（ 以下简称教改）
以确 保 课 设 教 学质 量 是 十 分 必 要 的， 革 可 从 以下 ４ 改 个
２ １年第１期 ０ １ ５ 总 第 １７ ２ 期
中 砚戒 袭 国 孝 备
ＳＮ４９－Ｔ８ Ｃ１７１ Ｓ１２４ Ｎ６９４／ １ ３
－
独立学院数字系统课程设计教学改革
祝 宏 朱如 琪
４ ０ ７ ３ ０４ 华 中科技大学文华学 院 湖北武汉
摘
要：指出了数字系统课程设计教 学改革的必要性，并在结合独立学院 的实际情况下 ，给 出了教学 改革 的具体措施 ，以
力 求 提 高 这 门 实践 课 程 的教 学质 量 。
关键词：独立 学院；数字系统；课程设计 ；教学改革
Ｔｅ ｃ ｉ ｅ ｏ ｍ ｎ ｄ ｇ ｔ ｌ ｙｓｅ ｃ ｕ ｓ ｅ ｉ ｎ ｉ ｅ ｎ ｅ ｔｃ ｌｅ ｅ ａ ｈ ｎｇｒ ｆ ｒ ｏ ｉ ｉ ｔ ｍ ｏ ｒ ｅｄ ｓｇ ｉ ｐｅ ｄ ｎ ｏ ｌ ｇ ｓ ａｓ ｎ ｎｄ
Ｚｈ ｎ ． ｕＲｕ ｉ ｕ Ｈｏ ｇ Ｚｈ ｑ
Ｈｕａ ｈ ｇ ｕ ｖｅ ｓｔ ｏ ｃｅ ｅａ ｅ ｈ ｌ ｇ ｗ ｅ ｕａｃ ｌ ｇ ， ｕ ｎ， ０ ４， ｚ ｏｎ ｎｉ ｒ ｉ ｙ ｆｓ ｉｎｃ ｎｄｔ ｃ ｎｏ ｏ ｙ ｎｈ ｏｌｅ ｅ Ｗ ｈａ ４３ ０７ Ｃｈｉ ｎａ
平 的创 新 型 和研 究 型 实验 项 目， 并能 编 写 出适 合 独 立 学
院实 际情 况 的、有 特 色 的课 设 教材 。 １ 借 助 网 站 ． ５ 借 助 课 设专 属 教 学 网站 。积 极 发挥 课 设 网站 的桥 梁 作用 ， 定 期收 集 的 国 内外 最 新相 关 资 讯 和 资源 放 置 将
数字城管系统课程设计
数字城管系统课程设计一、教学目标本课程旨在通过数字城管系统的学习，让学生掌握城市管理的基本概念、数字城管系统的组成、工作原理和应用。
在知识目标方面，学生应了解城市管理的基本理论和方法，理解数字城管系统的架构和功能。
在技能目标方面，学生应学会使用数字城管系统，能够进行简单的数据分析和处理。
在情感态度价值观目标方面，学生应认识到数字城管系统在城市管理中的重要作用，理解信息技术对提升城市管理水平的意义，培养学生的社会责任感和服务意识。
二、教学内容本课程的教学内容主要包括四个方面：数字城管系统的基本概念、数字城管系统的组成、数字城管系统的工作原理和数字城管系统的应用。
其中，数字城管系统的基本概念主要介绍城市管理和数字城管系统的定义、特点和分类；数字城管系统的组成主要介绍数字城管系统的硬件和软件部分；数字城管系统的工作原理主要介绍数字城管系统的工作流程和数据处理方法；数字城管系统的应用主要介绍数字城管系统在城市管理中的具体应用案例。
三、教学方法为了提高教学效果，我们将采用多种教学方法相结合的方式进行教学。
包括讲授法、讨论法、案例分析法和实验法。
讲授法主要用于讲解数字城管系统的基本概念、组成和工作原理，使学生能够全面、系统地掌握数字城管系统的理论知识。
讨论法主要用于讨论数字城管系统的应用案例，激发学生的思考，培养学生的分析问题和解决问题的能力。
案例分析法主要用于分析具体的数字城管系统应用案例，使学生能够将理论知识与实际应用相结合。
实验法主要用于让学生动手操作数字城管系统，提高学生的实践能力和创新能力。
四、教学资源为了支持本课程的教学，我们将准备丰富的教学资源。
教材方面，将选择权威、实用的教材，确保学生能够获得最新的知识。
参考书方面，将提供相关的学术著作、政策文件和报道，帮助学生深入了解数字城管系统的背景和发展。
多媒体资料方面，将制作生动的PPT课件，提供相关的视频资料，增强课堂教学的趣味性和直观性。
实验设备方面，将准备数字城管系统的模拟设备和软件，确保学生能够进行实际的操作和实验。
数字系统设计VHDL课设报告
模块名：ieee7542point(clk,rst_n,inp,pointdata);
出入参数说明：clk：时钟。
rst_n:异步复位信号输入。
Inp：三十二位浮点数输入，规定为ieee754格式，切指数范围为0——127，因为为了配合之前cordic算法的±90的输入。
-30度(14’h3fbd)
-0.5000(0x1fc0)
0.8750(0x0070)
90度（14’h00C9）
0.9843(0x7e)
0.0078(0x0001)
-90度（14’h3f37）
-1.000(0x1f80)
0.0000(0x0000)
结果分析：设计中采用流水线结构，第九个时钟以后，每个时钟都会产生一个结果，是一种高速度的运算器，从综合的结果看，运算器的运算速度可以达到200M以上，满足一般工程应用的需求。从采样出来的几组经典数据来看，也能够充分验证该运算器的精度，同时证明该设计的合理性和正确性。
clk:时钟信号输入端，一位。
rst_n:异步复位输入端，一位。
inp:十四位定点数输入端，采用补码形式输入，输入范围±90度，采用弧度形式输入。
res_sin,res_cos:十三位输出端，也是带符号补码形式。
所有过程变量：均未补码形式。
六，实验结果
本设计采用SynplifyPro 9.6.2进行综合，采用modelsim6.5进行仿真，仿真结果如下所示：
(1)、cordic算法原理
CORDIC算法包含圆周系统,线性系统,双曲系统三种旋转系统。本文仅以圆周系统推导如下。该系统完成的是一个平面坐标旋转如图1所示,可以看出,将向量( Xi, Yi)旋转θ角,得到一个新的向量( Xi, Yi) ,那么有:
数字逻辑与数字系统课程设计简单计算器
简单计算器一、设计分析1、功能描述设计一个简单0-9数之间的加、减、乘法运算的计算器，，输入和输出均可以显示在数码管上。
2、实现工具1、用VHDL 语言文本形式输入；2、maxplusII行语言编写时序仿真和综合。
二、设计思想采用自顶向下的设计方式，分层进行设计。
设计分为五个模块进行；计算器模块、八位二进制数转化成8421BCD码模块，四选一数据选择器模块，七段显示译码器模块、模4计数器模块、模8计数器块、3—8译码器块。
顶层设计可以完全独立于目标器件芯片物理结构的硬件描述语言。
使用VHDL模型在所综合级别上对硬件设计进行说明、建模和仿真。
1、顶层原原理框图2、具体实现1、计算器模块、2、八位二进制数转化成8421BCD码模块3、四选一数据选择器模块4、七段显示译码器模块5、模4计数器模块6、模8计数器块7、3—8译码器块三、设计过程1、建立工程建立一个Project，命名为jiandanjisuanqi。
将各个模块生成的文件放在同一个文件夹下。
2、文本输入将各个模块的VHDL代码输入，保存并综合。
3、仿真建立各个模块的gdf图，设置输入波形并仿真。
4、顶层原理图输入利用各个模块生成的sym文件建立顶层原理图，编译并仿真。
5、硬件实现实验室提供的器件为FLEX10K，型号为EPF10K10LC84-4，将文件下载到器件当中，在实验箱中进行模拟。
四、整体框图五、VHDL部分代码及说明1、计算器模块、library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity jisuanqi isPort (a,b: in STD_LOGIC_VECTOR (3 downto 0);sel:in STD_LOGIC_VECTOR (1 downto 0); -----加减乘控制端s: out STD_LOGIC_VECTOR (7 downto 0));end jisuanqi;architecture Behavioral of jisuanqi issignal q1 ,q2: STD_LOGIC_VECTOR (3 downto 0);signal q3: STD_LOGIC_VECTOR (7 downto 0);signal q4: STD_LOGIC_VECTOR (1 downto 0);beginq1<=a;q2<=b;q4<=sel;process(q4,q3)begincase q4 iswhen "00" => ----加减乘算法q3<=q1+q2;s<=q3;when "01" =>if(q1>q2)thenq3<= q1-q2;s<=q3;elseq3<=q2-q1;s<=q3;end if;when "10"=>q3<=q1*q2;s<=q3;when "11"=>q3<=q1*q2;s<=q3;when others=>q3<="00000000";s<=q3;end case;end process;end Behavioral;2、八位二进制数转化成8421BCD码模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity bcd isPort (s : in STD_LOGIC_VECTOR (7 downto 0);a : out STD_LOGIC_VECTOR (3 downto 0);b : out STD_LOGIC_VECTOR (3 downto 0));end bcd;architecture Behavioral of bcd issignal q0: STD_LOGIC_VECTOR (7 downto 0);signal q1: STD_LOGIC_VECTOR (3 downto 0);signal q2: STD_LOGIC_VECTOR (3 downto 0);beginprocess(s)beginq0<=s;case q0 is ----把八位二进制数转化为8421BCD码when"00000000"=>q1<="0000";q2<="0000";when"00000001"=>q1<="0000";q2<="0001";when"00000010"=>q1<="0000";q2<="0010";when"00000011"=>…………………………….3、四选一数据选择器模块library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_signed.all;entity mux4_1 isport(d0,d1,d2,d3 :in std_logic_vector(3 downto 0);q :out std_logic_vector(3 downto 0);sel :in std_logic_vector(1 downto 0) );end mux4_1;architecture rtl of mux4_1 isbeginprocess(sel)begin ------实现从四个数据中选择一个出来if(sel = "00") thenq<=d0;elsif(sel = "01")thenq<=d1;elsif(sel = "10")thenq<=d2;elsif(sel = "11")thenq<=d3;end if;end process;end rtl;4、七段显示译码器模块library ieee;use ieee.std_logic_1164.all;entity bcd_7dis isport (bcdm: in std_logic_vector(3 downto 0);a,b,c,d,e,f,g : out std_logic);end bcd_7dis;architecture art of bcd_7dis issignal w : std_logic_vector(6 downto 0);beginprocess(bcdm)begina<=w(6);b<=w(5);c<=w(4);d<=w(3);e<=w(2);f<=w(1);g<=w(0);case bcdm is -----实现8421码转化为2进制码的转换when "0000" =>w<="1111110";when "0001" =>w<="0110000";when "0010" =>w<="1101101";when "0011" =>w<="1111001";when "0100" =>w<="0110011";when "0101" =>w<="1011011";when "0110" =>w<="1011111";when "0111" =>w<="1110000";when "1000" =>w<="1111111";when "1001" =>w<="1111011";when "1100" =>w<="0000001";when others =>w<="0000000";end case;end process;end art;5、模4计数器模块library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_signed.all;entity mo4 isport(q :out std_logic_vector(1 downto 0);clk :in std_logic);end mo4;architecture rtl of mo4 issignal qcl : std_logic_vector(1 downto 0);beginprocess(clk)begin ----实现模为4的计数if(clk'event and clk = '1')thenif(qcl = "11")thenqcl <= "00";elseqcl <= qcl + '1';end if;end if;q <= qcl;end process;end rtl;6、模8计数器块library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity count_8 isport( clk:in std_logic;ql :out std_logic_vector(2 downto 0));end count_8;architecture rt1 of count_8 issignal qcl:std_logic_vector(2 downto 0);beginprocess(clk)begin ---- 实现模8的计数if(clk'event and clk='1') thenif (qcl="111") thenqcl<="000";elseqcl<=qcl+'1';end if;end if;ql<=qcl;end process;end rt1;7、3—8译码器块library ieee;use ieee.std_logic_1164.all;entity decode3_8 isport(d :in std_logic_vector(2 downto 0);y :out std_logic_vector(7 downto 0));end decode3_8 ;architecture rt1 of decode3_8 isbeginprocess(d)begincase d is ------实现3对8的译码when "000"=>y<="10000000";when "001"=>y<="01000000";when "010"=>y<="00100000";when "011"=>y<="00010000";when others=>y<="00000000";end case;end process;end rt1;六、各模块仿真结果1、计算器模块2、八位二进制数转化成8421BCD码模块3.、四选一数据选择器模块4、七段显示译码器模块5、模4计数器模块6、模8计数器块7、3—8译码器块8、整体仿真七、管脚锁定及硬件实现1、管脚锁定2、文件下载将文件下载完后在硬件实验箱中进行仿真检查。
DigitalDesignPrinciplesandPractices第五版课程设计
Digital Design Principles and Practices 第五版课程设计课程前言数字设计原理和实践（DDPP）的第五版是面向初学者的数字设计课程。
本课程所涵盖的领域包括数字逻辑设计、计算机组成、数字信号处理和硬件描述语言（HDL）语法。
DDPP第五版的主要目标是使学生理解数字系统的基本原理和设计方法，并掌握一些基本的数字设计工具和技术。
本课程不仅强调数字系统的硬件实现，还介绍了一些常见的数字信号处理和通信应用，同时也会提供一些软件应用和仿真工具的使用。
课程内容第一章：数字系统概述本章主要介绍数字系统的基本概念，包括数字电子学的发展历史、数字系统的基本组成部分、数字信号和模拟信号的区别以及数字系统的应用领域。
第二章：数字电路基础本章介绍数字逻辑元件和数字电路的基本原理，包括数字量的表示和计算、逻辑门电路的实现、布尔代数和卡诺图的运算方式。
第三章：计算机组成本章介绍计算机硬件的基本组成部分，包括中央处理器（CPU）、主存储器、输入输出系统和系统总线。
第四章：数字信号处理本章介绍数字信号的基本概念和数字信号处理的原理，包括数字信号的采样、量化、编码和解码、数字信号处理的基本方法和算法以及数字滤波器的设计过程。
第五章：HDL语法本章介绍硬件描述语言（HDL）的基本语法和设计原理，包括HDL的分类和应用、HDL的语法和设计原则、HDL的模块化设计和建模技术以及HDL的仿真和综合方法。
课程评估课程的最终成绩将由以下几个因素决定：•期末考试（50%）•课堂作业（25%）•项目（25%）考虑到本课程具有实验性质，所以将开展一个实验项目，要求学生设计一个数字系统并进行测试和评估。
这将在本课程的第9周到第12周期间完成，占课程总成绩的25%。
课程资源为了更好地支持学生的学习，本课程提供以下资源：•教材：《数字设计原理与实践》（第五版）•仿真软件：Xilinx ISE、ModelSim•设计软件：Vivado、Quartus•硬件平台：FPGA开发板、数字信号处理器（DSP）总结数字设计原理与实践（DDPP）第五版是一门介绍数字系统基本原理和设计方法的课程。
《数字系统课程设计》学习指南
学生演讲答辩PPT
项目申请要点
参考书《电子设计指南》
第一章 “电子系统”的总体框架设计指南
教学录像；
教学PPT
项目申请模板
项目申请书范例
第
2
部
分
第4周
项目申请
参考书《电子设计指南》
1.2 电子系统的总体框架设计
1.2.1 关于“选题”
1.2.2 总体方案论证及选择
1.2.3 总体框图的构筑及任务的分解、细化
实验教学录像；
教学PPT；
学生设计报告
学生学习心得体会
第
4
部
分
第14周
项目工程实现、系统调试测试
参考书《VHDL数字系统设计》
第9章 电子系统测试
第10章 系统级设计
参考书《电子设计指南》
第十三章 电子设计实例
实验教学录像；
教学PPT；
学生设计报告
学生学习心得体会
第15周
项目总结分析、验收答辩、演讲交流1.3 总 Nhomakorabea方案的实现
1.3.1 技术路线和设计理念
1.3.2 设计方法
1.3.3 将借鉴、继承与创新相结合
1.3.4 尽量发挥软件的优势
1.4 元器件的选择原则
1.5 分级调试及系统联调
1.6 “电子设计”的文档整理及报告撰写指南
教学录像；
教学PPT
项目申请模板
项目申请书范例
学生设计报告
学生学习心得体会
项目认定
教学录像；
教学PPT
第
3
部
分
第5周-第13周
资料信息查询、核心技术分析、技术方案论证、系统需求规划、设计仿真优化
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字系统课程设计1指导书
1、设计题目：多功能数字钟
1.1基本功能
1.1.1设计一台能以十进制数字显示"时"、"分"、"秒"的数字式电子钟以LED数码管作为显示器件。
小时为24进制，分和秒为60进制。
1.1.2具有校时功能：时、分通过按键进行校正，秒校正通过按键清零。
1.2选做功能
1.2.1为校时按钮添加去抖电路。
1.2.2整点报时功能。
1.2.3亦可添加其它功能，如闹钟等，可获得加分。
2、设计工作任务及工作量的要求
1)根据设计题目要求，查阅相关资料，分析工作原理，选择所需电子元器件。
2)画出总体设计框图，设计各个功能模块的电路图，加上原理说明。
选择合适的元器件，
设计、选择合适的输入信号和输出方式，在确保电路正常工作的同时，输入信号和输出方式要便于电路的测试和故障排除。
3)在Multisim中进行原理图设计，并进行仿真。
4)所撰写课程设计报告，须体现上述要求。
以文字说明数字钟由哪些相对独立的功能
模块组成，标出各个模块之间互相关系，时钟信号传输路径、方向和频率变化。
并介绍电子钟的使用方法。
5)报告中需要添加原理图，且文字性描述不得少于2500字。
3、注意事项
1)验收需要提供Multisim工程文件，并进行仿真演示。
2)提交报告开始日期为下学期第二周周一，截止期为下学期第二周周末。
3)使用A4纸打印，设计报告不规范者，将酌情扣分。
4、原理提示
4.1整体结构设计
一个简单的电子钟有震荡器、分频器、计秒电路、计分电路、计时电路、译码显示电路等组成。
现给出整体结构设计图（图1）。
图1 电子钟的整体框图
4.2主要电路设计
请按照提示，给出各个子模块的详细设计图。
4.2.1振荡电路
可以直接使用Multisim中的时钟脉冲发生器产生。
4.2.2时间计数器电路
1)时间计数器电路由时、分、秒计数器构成，它们均产生两位BCD编码。
2)秒、分计数器的设计：秒、分计数器均为60进制，可以分别采用两个74160（亦可采
用其它计数器）来实现。
秒、分计数器内部可采用同步方式进位，秒计数器向分计数器的进位可采用异步方式。
3)小时计数器的设计：采用24小时制，小时计数器为模24计数，通用采用2个74160
来实现，内部可采用同步方式进位，而分钟向小时的进位，可采用异步方式。
4.2.3校时电路的设计
秒位不进行校时，只需通过按键控制74160上的异步复位端将其复位即可。
分、小时的校时，可以在低位进位的基础上，加上某种逻辑（与？或？），并使用开关控制，强制产生一次脉冲即可。
4.2.4选做内容
通过查阅资料，自行设计。