微机原理与接口技术-周荷琴第5版-课件
合集下载
微机原理-第5版-周荷琴-第14章--4-精品文档11页
}
//打印寄存器xmm4中4个浮点数的值
中国科学技术大学
14.4 SIMD程序设计
第14章 32位机指令
例14.35 访问存储器的例子
定义3个数组a，b，c，每个数组存放4个数据。 要求：a数组存放数据0，1，2，3；b数组的数应是a的10
倍；c数组的数为a、b数组之和。然后将各数组中的数依 次放入内存单元，并将c数组的值打印出来。 程序运行结果为在CRT上显示： 0, 11, 22, 33
对数据和变量进行定义时，首先要申明数据的类 型，说明参加运算的数是定点数还是浮点数。
如果是浮点数，还要说明是否是对齐的浮点数， 是单精度浮点数还是双精度浮点数，它们是如何 存放的等。
下面给出用SIMD指令编写的3个程序设计实例。
中国科学技术大学
14.4 SIMD程序设计
第14章 32位机指令
for(int I = 0; I < 4; I++)
//初始化a[4]和b[4]的内容
{
a[I] = I;
b[I] = 10*I;
}
中国科学技术大学
14.4 SIMD程序设计
第14章 32位机指令
_asm
//用汇编语言编程求数组c的值
{
push ebx
lea ecx, a[0]
//将数组a的初始地址读入ecx
// xmm0 = x3, x2, x1, x0
// 初始值(一直没变)
movaps xmm1,xmm0 // xmm1 = x3, x2, x1, x0
movhlps xmm2, xmm1 // xmm2 = --, --, x3, x2 源高→目的低
addss xmm1, xmm2 // xmm1 = x3, x2, x1, (x0+x2) 标量加
微机原理第5版周荷琴
S合上, x(t)送到输出端；S断开,采样器无输出。
采样脉冲S(t)是周期Δ、宽度t0的矩形脉冲序列。 采样脉冲出现时, S接通t0秒, 其余时间断开。 结果, 输出宽度t0、周期Δ的脉冲序列x(nΔ), 序列幅
度被x(t)所调制, 这个过程就是采样。
x(nΔ)序列即为采样所得的离散模拟量。
➢量化单位q：每个 分层包含的电压 范围;
➢q越小, 采样精度 越高。
中国科学技术大学
10.1 概述
第10章 A/D和D/A
数字量编码：数字量可用若干种代码来编码。 图中为3位二进制编码，即用000~111表示数字 量0~7。
采样率fS：采样间隔t的倒数，t越小，fS越高， 即每秒采集的点数越多，数字信号越接近于原 信号。
N=d12-1+d22-2+…+dn2-n ➢ 系数di=0或1，是二进制小数中第i位上的数码。 ➢ 2-n是小数各位上的加权。第1位加权最大为1/2（最高
有效位MSB）；最右边第n位加权最小为1/2n（最小 有效位LSB），等于量化单位q。
➢ 自然二进制编码的小数点不表示出来。
中国科学技术大学
10.1 概述
中国科学技术大学
10.1 概述
2. 编码
第10章 A/D和D/A
数字量编码：经采样和量化后，模拟量数 字量，数字量要用代码表示。
编码的形式：如，二进制码、BCD码、ASCII 码等。
常用编码形式：自然二进制编码，双极性二 进制编码。
选定编码方式：特定器件中编码方式是固定 的，有些器件可通过外部连线来选择几种编 码方式。
中国科学技术大学
10.1 概述
自然二进制码
第10章 A/D和D/A
量化过程将参考电压VR设定的满量程（FSR）电压 值分成2n等分，然后看采样值落在哪个分层内，便量 化成相应的数字量。因此输入模拟量与满量程的比值 是小于1的小数。用二进制小数形式表示数字量，即 自然二进制码。
采样脉冲S(t)是周期Δ、宽度t0的矩形脉冲序列。 采样脉冲出现时, S接通t0秒, 其余时间断开。 结果, 输出宽度t0、周期Δ的脉冲序列x(nΔ), 序列幅
度被x(t)所调制, 这个过程就是采样。
x(nΔ)序列即为采样所得的离散模拟量。
➢量化单位q：每个 分层包含的电压 范围;
➢q越小, 采样精度 越高。
中国科学技术大学
10.1 概述
第10章 A/D和D/A
数字量编码：数字量可用若干种代码来编码。 图中为3位二进制编码，即用000~111表示数字 量0~7。
采样率fS：采样间隔t的倒数，t越小，fS越高， 即每秒采集的点数越多，数字信号越接近于原 信号。
N=d12-1+d22-2+…+dn2-n ➢ 系数di=0或1，是二进制小数中第i位上的数码。 ➢ 2-n是小数各位上的加权。第1位加权最大为1/2（最高
有效位MSB）；最右边第n位加权最小为1/2n（最小 有效位LSB），等于量化单位q。
➢ 自然二进制编码的小数点不表示出来。
中国科学技术大学
10.1 概述
中国科学技术大学
10.1 概述
2. 编码
第10章 A/D和D/A
数字量编码：经采样和量化后，模拟量数 字量，数字量要用代码表示。
编码的形式：如，二进制码、BCD码、ASCII 码等。
常用编码形式：自然二进制编码，双极性二 进制编码。
选定编码方式：特定器件中编码方式是固定 的，有些器件可通过外部连线来选择几种编 码方式。
中国科学技术大学
10.1 概述
自然二进制码
第10章 A/D和D/A
量化过程将参考电压VR设定的满量程（FSR）电压 值分成2n等分，然后看采样值落在哪个分层内，便量 化成相应的数字量。因此输入模拟量与满量程的比值 是小于1的小数。用二进制小数形式表示数字量，即 自然二进制码。
最新微机原理-第5版(周荷琴)-第四章-(2)ppt课件
第4章 汇编程序设计
若键入的字符串为“good morning.”，包括空格共13 （0DH）个字符，则缓冲区各单元存储的信息如图4.5 所示。要检查是否已在缓冲器中存入字符串，可用显 示字符的功能调用，将字符串显示在屏幕上。
中国科学技术大学
4.2 DOS功能调用
3. DOS系统功能调用举例
第4章 汇编程序设计
INT 21H
；AL 读入键值，并显示该字符
若有键压下, 读入键值, 并检查是否为Ctrl-Break键? 若是, 自动调用INT 23H中断, 执行退出命令；否则将 键值送入AL, 并显示该字符。
中国科学技术大学
4.2 DOS功能调用
3. DOS系统功能调用举例
第4章 汇编程序设计
例4.19 交互式程序中，用户键入字母键Y或N，分别转
若键入的字符数小于最大字节数，缓冲区其余部分都 填0；若大于最大字节数，则后键入的字符丢失，并发 出嘟嘟声。
中国科学技术大学
4.2 DOS功能调用
程序如下：
DATA SEGMENT BUFF DB 50
DB ？ DB 50 DUP(?)
DATA ENDS
第4章 汇编程序设计
；定义缓冲区最大50(32H)字节 ；存实际键入字节数 ；定义50个字节空间 ；存放键入字符的ASCII码
微机原理-第5版(周荷琴)-第四 章-(2)
4.2 DOS功能调用
第4章 汇编程序设计
§4.2 DOS系统功能调用和 BIOS中断调用
4.2.1 概述 4.2.2 DOS系统功能调用 4.2.3 BIOS中断调用
中国科学技术大学
4.2 DOS功能调用
4.2.1 概述
第4章 汇编程序设计
微机原理与接口技术周荷琴第5版课件
内容结构
课件特点：介绍课件的特色 和亮点
适用对象：说明课件适用于 哪些学生或人群
课件概述：介绍课件的基本 内容和结构
学习目标：明确通过学习该课 件，学生能来自达到的学习目标和能力提升
微机原理部分
微机基本结构
微处理器：计 算机的“大
脑”，负责执 行指令
存储器：存储 程序和数据， 分为内存和外
存
输入/输出接口： 实现微机与外 部设备之间的
指令系统与汇编语言的优缺点：指令系统效率高，但可读性差；汇编语言可读性强，但效率低
接口技术部分
I/O接口基本概念
I/O接口定义： 输入/输出接口是 计算机与外部设 备之间的连接器， 实现数据传输和 控制信号的传递。
I/O接口功能： 缓冲、转换、隔 离和编址等功能， 确保计算机与外 部设备之间的正
实验操作规范：按照实验指导书的要求进行操作，确保实验结果的准确性和可靠性
实验后整理：清理实验现场，关闭实验设备，整理实验数据和报告
实验报告撰写要求
实验目的和要求： 明确实验目的和 要求，确保实验 内容与课程目标
一致。
实验原理和步骤： 详细阐述实验原 理和步骤，包括 实验设备、操作
流程等。
实验数据记录和 分析：记录实验 数据，并对数据 进行整理、分析 和解释，以得出
实验结论。
实验结果讨论和 总结：对实验结 果进行讨论和总 结，指出实验的 优缺点，并提出
改进意见。
实验报告格式和规 范：遵循实验报告 的格式和规范，包 括标题、摘要、目 录、正文等部分， 确保报告清晰、整
洁、易于理解。
习题与答案解析
习题集锦
习题1：微机原理 与接口技术基础题
习题2：微机原理 与接口技术应用题
微机原理与接口技术 周荷琴第五版课件 串行通信及其接口
所谓异步就是指发送端和接收端使用的不是同一个时钟。异步 串行通信通常以字符（或者字节）为单位组成字符帧传送。字 符帧由发送端一帧一帧地传送，接收端通过传输线一帧一帧地 接收。 在异步通信中，收、发两方必须事先规定两件事：
1. 字符帧的帧格式
字符帧由四部分组成，分别是起始位、数据位、奇偶校验
位、停止位。如图所示： 1） 起始位：位于字符帧的开头，只占一位，始终位逻辑低 电平，表示发送端开始发送一帧数据。 2） 数据位：紧跟起始位后，可取5、6、7、8位，低位在前， 高位在后。
所有串行接口电路都是以并行数据形式和CPU接 口，以串行数据形式和外部通信接口。
•通用异步接收发送器UART
串行输入 时钟 复位
并行输入 时钟
接收器
发送器
控制部件
UART基本组成框图
并行输出
数据 总线
串行输出（对外）
控制信号
状态信息 控制信息
UART主要功能： 1、数据的串化、反串化 数据的串化：将并行数据变为串行数据；（发送器） 数据的反串化：将串行数据变为并行数据；（接收器） 2、格式信息的插入和删除 格式信息：异步通信中的起始位、校验位、停止位等。 串化过程：将格式信息插入和数据一起构成一个完整 的数据帧。 反串化过程：滤出格式信息，保留数据位。 3、错误检验 检验数据通信过程是否正确。
返回本节
•异步通信：数据在线路上是以一个字（或字符）为单位来 传送的。不需严格的同步时钟控制，也不需数据流的连续性。 在串行通信中常用。 •数据帧：包含起始位（“0”电平），数据位（从低位到高 位逐位数据传送），奇偶校验位、停止位（用“1”表示）。 • 线路不传送数据时，应保持为“1”（保证起始处有一 个下跳沿）。
和接收时钟脉冲进行定时控制。时钟频率高，则波特率高，通 信速度就快；反之，时钟频率低，波特率就低, 通信速度就慢。 如120个字符（帧）/秒，每帧数据有10位，则传输速率为1200波 特率。（1200bit/s）
微机原理与接口技术 周荷琴第5版 课件
最小模式引脚信号
MN/MX端接+5V 一个8284A时钟发生器 三片8282或74LS373或 74LS273作为地址锁存 器 存储器和外设较多时， 要增加数据总线驱动能 力，需要2片8286/ 8287或74LS245作为总 线收发器
最小模式引脚信号
最小系统中，信号M/IO，RD，WR组合起来决定了系统 中数据传输的方式，具体如下表所示。
DMA控制器等主控设备通过HOLD申请 占用系统总线（通常由CPU控制）
4. 总线请求和响应引脚（续1）
HLDA（HOLD Acknowledge）
总线保持响应（即总线响应），输出、高电平 有效 有效时，表示CPU已响应总线请求并已将总线 释放 此时CPU的地址总线、数据总线及具有三态输 出能力的控制总线将全面呈现高阻，使总线请 求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号 HLDA也转为无效，CPU重新获得总线控制权
指令队列缓冲器
执行部件 （EU)
总线接口部件 （BIU)
8086的总线周期的概念
为了取得指令或传送数据，就需要CPU的总线接口部件 执行一个总线周期。在8086中一个基本的总线周期由4 个时钟周期组成。
4个时钟周期， T1状态：CPU往总线发地址 T2状态：CPU撤销低16位地址，高4位做反映状态信息 T3状态：传送数据 Tw状态 T4状态：总线周期结束
2. 读写控制引脚
WR（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器 或I/O端口 RD（Read） 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端 口读入数据
2. 读写控制引脚
微机原理-第5版(周荷琴)-第五章PPT课件
5.3.2 电可擦除可编程ROM （EEPROM）
第2页/共28页
5.3.1 可编程可擦除只读存储器（EPROM）
1. 基本存储单元
• 采用浮栅雪崩注入式半导体 技 术 ， 一 个 浮 栅 MOS 场 效 应管与一个MOS管（T）串 接，构成基本存储单元。
• 初始状态：浮栅被SiO2绝缘 层包围不带电荷，管子不导 通，位线Di为高电平，存储 了信息“1”。
第3页/共28页
存储原理
• 编程：在漏极D和源极S间，加 上25V高电压和编程脉冲，D、 S间被瞬时雪崩击穿，大量电 子通过绝缘层注入到浮栅，使 浮栅管导通，存储的信息变为0。 其余未编程单元仍保持1不变。
• 由于浮栅被绝缘层包围，注入 的电子不会泄露，保存的信息 也就不会丢失。
第4页/共28页
存储原理
1）( )内是24脚的2716和2732的引脚号； 2）原图中脚号（23）错标为（24）了。
第7页/共28页
2）27128的引脚信号
27128的容量为16K×8，28脚DIP封装
―A 1 3 ～ A 0 ： 1 4 根 地 址 线 ， 可 寻 址 1 6 K ―D 7 ～ D 0 ： 8 位 数 据 线 ， 编 程 时 输 入 ， 读 出 时 输 出
第12页/共28页
5.3.1 可编程可擦除ROM （EPROM）
5.3.2 电可擦除可编程ROM （EEPROM）
第13页/共28页
5.3.2 电可擦除可编程只读存储器
EEPROM 或E2PROM
1. EEPROM的原理与特点
• EPROM的缺点：虽可多次编程，但不容易修改局部内容，那 怕只想改变1个字节，也要拔下芯片，用紫外线擦除后重新编 程，使用不方便。
第2页/共28页
5.3.1 可编程可擦除只读存储器（EPROM）
1. 基本存储单元
• 采用浮栅雪崩注入式半导体 技 术 ， 一 个 浮 栅 MOS 场 效 应管与一个MOS管（T）串 接，构成基本存储单元。
• 初始状态：浮栅被SiO2绝缘 层包围不带电荷，管子不导 通，位线Di为高电平，存储 了信息“1”。
第3页/共28页
存储原理
• 编程：在漏极D和源极S间，加 上25V高电压和编程脉冲，D、 S间被瞬时雪崩击穿，大量电 子通过绝缘层注入到浮栅，使 浮栅管导通，存储的信息变为0。 其余未编程单元仍保持1不变。
• 由于浮栅被绝缘层包围，注入 的电子不会泄露，保存的信息 也就不会丢失。
第4页/共28页
存储原理
1）( )内是24脚的2716和2732的引脚号； 2）原图中脚号（23）错标为（24）了。
第7页/共28页
2）27128的引脚信号
27128的容量为16K×8，28脚DIP封装
―A 1 3 ～ A 0 ： 1 4 根 地 址 线 ， 可 寻 址 1 6 K ―D 7 ～ D 0 ： 8 位 数 据 线 ， 编 程 时 输 入 ， 读 出 时 输 出
第12页/共28页
5.3.1 可编程可擦除ROM （EPROM）
5.3.2 电可擦除可编程ROM （EEPROM）
第13页/共28页
5.3.2 电可擦除可编程只读存储器
EEPROM 或E2PROM
1. EEPROM的原理与特点
• EPROM的缺点：虽可多次编程，但不容易修改局部内容，那 怕只想改变1个字节，也要拔下芯片，用紫外线擦除后重新编 程，使用不方便。
微机原理第5版(周荷琴)第五章.pptx
例 5.4 用1K×4的SRAM芯片2114构成4K×8的存储器。 先作位扩展， 2 片 2114并接成一组 1KB存储器；再对 4 组作字扩展，用24译码器对这4组进行片选。
3. 形成片选信号的三种方法 1）线选法
用某1位高位地址做片选，低位地址与芯片地址线相连
实现片内寻址。电路简单但空间浪费大，因部分地址 线未参与译码，会地址重叠和地址不连续。 例5.5 有2块2764 EPROM芯片，用线选法对它们进行寻 址。画出译码电路示意图，并列出地址范围。 2764 容 量 8KB=23×210=213 字 节 ， 共 有 13 根 地 址 线 A12A0。可在地址总线A19A13中任选2根作线选译码 信号，当然地址范围会不同。 CE 让A13、A14接芯片1、2的片选 端，A12A0接芯片1、 2的地址线A12A0 ，就实现了线选法寻址。 这样， A13=0 选中 2764(1) ， A14=0 选中 2764(2) 。它们 不能同时选中。A12A0从000H变到FFFH，就能顺序 访问被选中芯片中的8K个字节。
2）字扩展
芯片位数已符合，只要增加地址范围，即字扩展增加
字数或容量。 例5.3 用16K×8芯片字扩展为64K×8存储器。 用4个芯片，A13A0、D7 D0、WE 线均并联，设计1 个24译码器，为各芯片提供片选信号 CS3 CS0 。
3）字位扩展
存储器芯片的容量和位数都需要进行扩展。
§5.4 存储器与CPU的连接
5.4.1 设计接口应考虑的问题
5.4.2 存储器接口设计
5.4.2 存储器接口设计
1. 地址译码器
存储器由多个芯片构成，CPU进行读/写操作时，
首先应选中特定的芯片，称为片选，然后从该芯 片中选择所要访问的存储单元。片选和访存的信 息，来源于CPU执行存储器读/写指令时，送到地 址总线上的地址信息，其中的高位用来生成片选 信号，低位直接连到芯片的地址线上，去实现片 内寻址。 用高位地址信息实现片选的电路称为地址译码器， 有门电路译码器、 N中取一译码器和 PLD（ Programmable Logic Device，可编程逻辑器件）译码 器等几种。如果用 FPGA 设计硬件系统，还可用 FPGA芯片的一部分来实现地址译码。 74LS138是常用的8中取1译码器。