3组合逻辑电路习题解答
组合逻辑电路习题解答
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
【数电】组合逻辑电路习题(含答案)
《组合逻辑电路》练习题及答案[3.1]分析图P3.1电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]、Z=0A、1时A3.3所示。
P3.4所示。
M S单独工点时M L和要求电路真值表中的C A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到：C B A M S +=， B M L =（M S 、M L的1状态表示工作，0状态表示停止）。
逻辑图如图A3.4(b)。
[3.5] 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。
可以采用各种逻辑功能的门电路来实现。
[解] 题3.5的真值表如表A3.5所示。
D 4、D 3与足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。
74LS148的逻辑图如图P3.7所示，其功能表如表P3.7所示。
表 P3.7 74LS148的功能表A 、B 、C 、L 1、0为0000～2）工作，P3.10输 入21O 123用外加与非门实现之，如图A3.10所示。
[3.11] 画出用4线-16线译码器74LS154（参见题3.9）和门电路产生如下多输出逻辑函数的逻辑图。
[解]电路图如图A3.11所示。
[3.12] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。
输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。
[解] 设a i 为被减数，b i 为减数，c i-1为来自低位的借位，首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。
最后外加与非门[3.13] 74LS153[解] [3.14]如表P3.14 [解][3.15][解] [3.16] [解] 与4选1[3.17][解] 则 D =41507632 如图A3.17所示。
[3.18] 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数[解] 将Y 变换成最小项之和形式。
第3章组合逻辑电路习题解答
第3章组合逻辑电路习题解答复习思考题3-1组合逻辑电路的特点？从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2什么是半加？什么是全加？区别是什么？若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3编码器与译码器的工作特点？编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4用中规模组合电路实现组合逻辑函数是应注意什么问题？中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习题3-1试分析图3.55所示各组合逻辑电路的逻辑功能。
解：(a)图(1)由逻辑图逐级写出表达式：Y(AB)(CD)(2)化简与变换：令Y1ABY2CD则YY1Y2(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
(b)图(1)由逻辑图逐级写出表达式：BA(2)化简与变换：Y=1由此可见，无论输入是什么状态，输出均为1 3-2试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。
第章组合逻辑电路习题解答
第章组合逻辑电路习题解答公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]复习思考题3-1 组合逻辑电路的特点从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加什么是全加区别是什么若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(3)由表达式列出真值表，见表。
输入中间变量中间变量 输出 A B C DY 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 10 1 1 0 00 1 1 0 1(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
组合逻辑电路习题解答
错了自我检测题有些题答案1组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。
2. 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。
3. 8线一3线优先编码器74LS148的优先编码顺序是匚、匚、I5、…、匚，输出为丫2 Y i Y o。
输入输出均为低电平有效。
当输入I7 I6 I5…I o为时，输出丫2 Y i Y o为010<4. 3线一8线译码器74HC138处于译码状态时，当输入 AAA=001时，输出Y7〜丫0 =__5 •实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器6 •根据需要选择一路信号送到公共数据线上的电路叫数据选择器。
7•一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y A> B)、YZ)和Y(A V B)，则Y(A>B)的逻辑表达式为^AB。
&能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。
9 •多位加法器采用超前进位的目的是简化电路结构x o(v，x )10. __________________________________ 组合逻辑电路中的冒险是由于引起的。
A.电路未达到最简 B .电路有多个输出C.电路中的时延 D .逻辑门类型不同11. 用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的A.在输出级加正取样脉冲 B .在输入级加正取样脉冲C.在输出级加负取样脉冲 D .在输入级加负取样脉冲12. __________________________ 当二输入与非门输入为 变化时，输出可能有竞争冒险。
A. 01~ 10 B . 00 T 10 C . 10 T 11 D . 11~ 01 13. ____________________________________________ 译码器74HC138的使能端取值为 ________________________________________________ 时，处于允许译码状态。
(完整)3组合逻辑电路习题解答
(完整)3组合逻辑电路习题解答自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC138处于译码状态时,当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器,输入信号为两个要比较的一位二进制数,用A 、B 表示，输出信号为比较结果：Y (A ＞B )、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B ）的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
(√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
第3章--作业解答
（3）C1C2=10时， F A B
（4）C1C2=11时， F AB
试设计符合上述要求旳逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择， 故选用数据选择器实现，分析设计要求，得到 逻辑体现式：
F C1C 2( A B ) C C1 2( AB ) C1C 2( A B ) C1C2( AB )
1
0
1
1
0
1
0
0
0
1
1
1
1
0
0
0
0
0
1
1
1
10
0
1
1
习题3.19 用8选1数据选择器设计一种组合逻
辑电路。该电路有3个输入逻辑变量A、B、C 和1个工作状态控制变量M。当M=0时电路实 现“意见一致”功能（A、B、C状态一致时输出 为1，不然输出为0），而M=1时电路实现“多 数表决”功能，即输出与A、B、C中多数旳状
B1B0 A1A0
00
01
11
10
00 1 0 0
0
B1 B0
01 1
10
0
A B0 1 11 1
1
11
10 1 1 0 1
A1 B1
A1 A0
A1 B0
F1 A1 B1 B1 B0 A1 A0 A1B0 A0 B1
（3）卡诺图化简函数，得到最简与或式
F1 A1 B1 B1 B0 A1 A0 A1B0 A0 B1
outp(0)<='1' WHEN inp="000" ELSE '0'; outp(1)<='1' WHEN inp="001" ELSE '0'; outp(2)<='1' WHEN inp="010" ELSE '0'; outp(3)<='1' WHEN inp="011" ELSE '0'; outp(4)<='1' WHEN inp="100" ELSE '0'; outp(5)<='1' WHEN inp="101" ELSE '0'; outp(6)<='1' WHEN inp="110" ELSE '0'; outp(7)<='1' WHEN inp="111" ELSE '0'; END behave;
电工资格证考试组合逻辑电路练习题集锦附参考答案解析(精品推荐)
组合逻辑电路 习题选解及参考答案一、填空题：1．组合逻辑电路的输出仅与输入的状态 有关。
2．共阳极的数码管输入信号的有效电平是 低 电平。
二、选择题：1.组合电路的输出取决于（ a ）。
a.输入信号的现态b.输出信号的现态c.输入信号的现态和输出信号变化前的状态2.组合电路的分析是指 （ c ）a.已知逻辑图，求解逻辑表达式的过程b.已知真值表，求解逻辑功能的过程c.已知逻辑图，求解逻辑功能的过程3.电路如图所示，其逻辑功能为 （ b ）a.“与”门，其表达式F=ABCDb.”与或非“门，其表达式c.”与非“门，其表达式4.组合逻辑电路的设计是指（ a ）a.已知逻辑要求，求解逻辑表达式并画逻辑图的过程b.已知逻辑要求，列真值表的过程c.已知逻辑图，求解逻辑功能的过程5. 组合电路是由 （ a ）a.门电路构成b.触发器构成c. a 和b三、判断正误题：1．组合逻辑电路的输出只取决于输入信号的现态。
（对）2. 组合逻辑电路中的每一个门实际上都是一个存储单元。
（错）F AB CD =+F AB CD =*四、分析、化简：1．写出图示逻辑电路的逻辑表达式及真值表。
解：(a)（b (a)真值表 (b)真值表2．化简下列逻辑函数① ②③③12312312Y A B C Y A B Y Y Y Y B A B C A B B ABC AB BY Y Y B AB B AB B A A B AB ⎫=++⎪⎪=+==++=+++++=++⎬⎪=++⎪⎭=+=+=+（1+）或ABC C B A C AB BC A C B A ++++D C B AB BC A +++()C B AB C A C B A ++++。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。
A ．加法器B ．编码器C ．数据选择器D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。
A ．2 B ．4 C ．8 D ．1616．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。
A ．11B A F = B ．0101B B A A F ++=．0011B A B A F ++=17．集成4位数值比较器74LS85级联输入I A ＜B 、I A=B 、I A ＞B 分别接001，当输入二个相等的4位数据时，输出F A ＜B 、F A=B 、F A ＞B 分别为 。
A ．010 B ．001 C ．100 D ．01118．实现两个四位二进制数相乘的组合电路，应有 个输出函数。
A ． 8 B ．9 C ．10 D ．1119．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要 个异或门。
A ．2B ．3C ．4D ．5 20．在图中，能实现函数C B B A F +=的电路为 。
AB FCBACF（a）（b）（c）图A．电路（a） B．电路（b） C．电路（c） D．都不是习题1．分析图所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。
ABC S图解：CO=AB+BC+ACACBCABCBAABCCOCBAABCS+++++=+++=）（）（ACBCABCBAABC）（+++=ACBCABCACBCABBACBCABAABC+++=A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。
2．已知逻辑电路如图所示，试分析其逻辑功能。
A B C图解：（1）逻辑表达式ABC P =1，ABC B BP P ==12，ABC A AP P ==13，ABC C CP P ==14 432P P P F =ABC C ABC A ABC B =ABC C ABC A ABC B ++=)(C B A ABC ++= ))((C B A C B A ++++=C AB C B A C B A BC A C B A C B A +++++=（2）真值表（3）功能从真值表看出，ABC =000或ABC =111时，F =0，而A 、B 、C 取值不完全相同时，F =1。
故这种电路称为“不一致”电路。
6．试设计一个全减器组合逻辑电路。
全减器是可以计算三个数X 、Y 、BI 的差，即D =X -Y -CI 。
当X ＜Y +BI 时，借位输出BO 置位。
解：设被减数为X ，减数为Y ，从低位来的借位为BI ，则1位全减器的真值表如图 (a)所示，其中D 为全减差，BO 为向高位发出的借位输出。
（1）真值表0101110100011110XY BID 0111010100011110XY BIBO由卡诺图得I B Y X D ⊕⊕=Y X B X YB B I I O ++=电路图Y XDBOBI7．设计组合逻辑电路，将4位无符号二进制数转换成格雷码。
解：（1）列出4位二进制码→4位格雷码的转换真值表，如表所示。
（2）根据真值表分别画出输出变量G 3，G 2，G 1，G 0的卡诺图，如图4.1.2-12所示。
化简后，得33B G =，232B B G ⊕=，121B B G ⊕=，010B B G ⊕=00001111000011110001101100011011B 3B 2B 1B 0G 20011110011000110001101100011011B 3B 2B 1B 0G 10101010101010110001101100011011B 3B 2B 1B 0G 0（3）由逻辑表达式得电路实现，如图所示。
B 3B 2B 0B 0G 3G 2G 0G 011．试用卡诺图法判断逻辑函数式Y （A ，B ，C ，D ）=∑m （0，1，4，5，12，13，14，15）是否存在逻辑险象，若有，则采用增加冗余项的方法消除，并用与非门构成相应的电路。
解：卡诺图如图（a ）所示。
最简逻辑函数式为：AB C A Y +=此函数存在逻辑险象。
只要如图所示增加冗余项C B 即可，逻辑式变为：C B AB C A C B AB C A Y ⋅⋅=++=用与非门构成的相应电路如图 (b)所示。
AL 2C100011110ABCD00011110100110011110Y B（a ） （b ）12．已知∑∑+=)14,2,1()13,12,11,10,9,8,7,3,0(),,,(d m D C B A Y ，求Y 的无竞争冒险的最简与-或式。
解：卡诺图如图所示：1×1000101110001111000011110AB CDY×11×0C B A CD A D B C A Y +++=上式中C B A 为冗余项，以消除竞争冒险。
13．某一组合电路如图所示，输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合。
分析它的竞争冒险现象，如存在，则用最简单的电路改动来消除之。
F图解：解法1：从逻辑图得到以下表达式：AC D C B C B A F ++=根据表达式得到卡诺图：1100100010110110001111000011110AB CD F但由于从卡诺图可见，包围圈有两处相切，因此存在竞争冒险现象。
可以通过相切点位置增加一个乘积项，得D AB D C A AC D C B C B A F ++++=进一步分析，当ACD =000时， B B F +=，由于输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合，因此，当ACD =000时，B 必然为0，不会产生竞争冒险。
因此，D C A 这一项不需要增加，只需要增加D AB 。
电路图为：F解法二：如果逻辑表达式在某种取值下，出现A A F +=、B B F +=、C C F +=、D D F +=，就有可能出现竞争冒险。
根据逻辑表达式AC D C B C B A F ++=，A A F +=和D D F +=不会出现。
当A =C =D =0，出现B B F +=，但由于输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合，因此，当ACD =000时，B 必然为0，因此也不会产生竞争冒险。
只有当A =B =1，D =0，出现C C F +=，存在竞争冒险问题，加冗余项D AB 可消除竞争冒险。
14．电路如图所示，图中①~⑤均为2线—4线译码器。
（1）欲分别使译码器①~④处于工作状态，对应的C 、D 应输入何种状态（填表）； （2）试分析当译码器①工作时，请对应A 、B 的状态写出1310Y ~Y 的状态（填表）； （3）说明图的逻辑功能。
表 表13Y 12Y 11Y 10Y 23Y 22Y 21Y 20Y 33Y 32Y 31Y 30Y 43Y 42Y 41Y 40Y图解：逻辑功能：由74LS139构成的4线—16线译码器15．图所示电路是由3线-8线译码器74HC138及门电路构成的地址译码电路。
试列出此译码电路每个输出对应的地址，要求输入地址A 7A 6A 5A 4A 3A 2A 1A 0用十六进制表示。
A 3A 4A 5A 6A 7图解：由图可见，74HC138的功能扩展输入端必须满足E 1＝1、032==E E 才能正常译码，因此E 1＝A 3＝1；542A A E =，即A 4＝1，A 5＝1； 0763=+=A A E ，即A 6＝0，A 7＝0。
所以，该地址译码器的译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～00111111，用十六进制表示即为38H ～3FH 。
输入、输出真值表如表1所示。
表1 地址译码器的真值表16．写出图所示电路的逻辑函数，并化简为最简与-或表达式。
10B AC L图解：由图（a ）写出逻辑函数并化简，得CC AB C B A C B A C B A Y Y Y Y Y Y Y Y L =+++=+++==6420642017．试用一片3线-8线译码器74HC138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD 中有偶数个1时输出为1，否则为0。
（ABCD 为0000时视作偶数个1）。
解：ABCD D C AB D C B A D C B A D BC A D C B A CD B A D C B A F +++++++=ABCD D C B A D C B A CD B A D C AB D C B A D BC A D C B A ++++++++=D ABC C B A C B A C B A D C AB C B A BC A C B A ）（）（+++++++=D C AB C B A BC A C B A D C AB C B A BC A C B A ）（）（+++++++=D C AB C B A BC A C B A ⊕+++=）（D C AB C B A BC A C B A ⊕⋅⋅⋅=）（连接图AB C 100F18．用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC138实现3位格雷码→3位二进制的转换。