实验三 组合逻辑电路的设计(一)
实验三组合逻辑电路的设计
实验三组合逻辑电路的设计组合逻辑电路是由与门、或门、非门等基本逻辑门组成的电路，其输出取决于输入信号的组合方式。
本实验旨在通过设计一个具体的组合逻辑电路，来强化学生对组合逻辑电路的理解和应用能力。
一、实验目的1.掌握组合逻辑电路的基本原理和设计方法；3.进一步理解与门、或门、非门等基本逻辑门的逻辑运算。
二、实验器材1.教学实验箱；2.相关实验电路元器件。
三、实验内容1.根据给定的逻辑功能要求，设计一个组合逻辑电路；2.使用门电路组合搭建所设计的组合逻辑电路；3.利用数字电路实验箱进行电路的搭建和测试；4.验证电路的功能是否符合设计要求。
四、实验步骤1.确定逻辑功能要求。
在本实验中，我们以设计一个4位二进制加法器为例。
4位二进制加法器是由4个全加器和一个或门组成的。
全加器的功能是将三位输入（被加数、加数和进位）相加得到两位输出（和和进位）。
2.进行真值表的列写和逻辑方程的列写。
为了完成4位二进制加法器的设计，我们首先需要根据功能要求列写真值表，包括所有的输入和输出组合。
然后，我们可以通过观察真值表，得出逻辑方程，并将其转化为门电路的连接方式。
3.根据真值表和逻辑方程进行卡诺图化简。
卡诺图是一种用于化简逻辑方程的方法。
通过将逻辑方程的输入和输出用二进制表示，在卡诺图上标记出函数值为1的格子，然后将格子组合成最简化的表达式。
在本实验中，通过化简后的逻辑方程，我们可以确定需要使用的与门、或门、非门的数量和连接方式。
根据实验器材的要求，选择相应的门电路元器件进行电路的搭建。
5.利用数字电路实验箱进行电路的搭建和测试。
根据门电路的设计，使用数字电路实验箱中的元器件进行电路的搭建。
搭建完成后，仔细检查电路连接是否正确，确保没有接错导线或插错元器件。
6.验证电路的功能是否符合设计要求。
根据真值表的结果，对经过测试的电路进行验证。
观察输出是否符合预期，如果输出结果与设计要求一致，则说明电路的功能实现正确。
五、实验注意事项1.在进行实验之前，应仔细阅读实验内容和操作步骤，理解实验的目的和要求；2.在进行电路连接时，应注意电路元器件的极性和连接方式，确保电路连接正确；3.在进行电路测试时，应注意接线的稳固性和安全性，避免触电事故的发生；4.实验结束后，应及时关闭电源，避免给他人和设备带来危险。
实验报告组合逻辑电(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。
二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。
其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。
通过这些逻辑门可以实现各种组合逻辑功能。
三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。
四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。
2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。
3. 搭建实验电路根据逻辑电路图，搭建实验电路。
将各个逻辑门按照电路图连接，并确保连接正确。
4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。
五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。
（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。
实验三 组合逻辑电路
实验三组合逻辑电路(常用门电路、译码器和数据选择器)一、实验目的1．掌握组合逻辑电路的设计方法2．了解组合逻辑电路的冒险现象与消除方法3．熟悉常用门电路逻辑器件的使用方法4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法二、实验原理及实验资料（一）组合电路的一般设计方法1．设计步骤根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。
组合逻辑电路的一般设计步骤如图3.1所示。
图3.1 组合逻辑电路的一般设计步骤设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。
2. 组合电路的竞争与冒险（旧实验指导书P17～20）（二）常用组合逻辑器件1．四二输入与非门74LS0074LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.2所示。
它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。
图3.2 74LS00引脚排列及内部逻辑结构2．二四输入与非门74LS2074LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.3所示。
它共有两个独立的四输入“与非”门，每个门的构造和逻辑功能相同。
图3.3 74LS20引脚排列及内部逻辑结构3．四二输入异或门74LS8674LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.4所示。
它共有四个独立的二输入“异或”门，每个门的构造和逻辑功能相同。
图3.4 74LS86引脚排列及内部逻辑结构3．3线－8线译码器74LS13874LS138是集成3线－8线译码器，其功能表见表3.1。
它的输出表达式为i A B iY G G G m 122（i ＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。
74LS138为双列直插16脚塑料封装，外部引脚排列如图3.5所示。
EDA实验三组合逻辑电路设计(一)--编译码器设计
西安邮电学院实验中心实验报告院系电子工程学院班级学号姓名成绩教师签字实验日期实验名称组合逻辑电路设计（一）--编译码器设计_______________________________________________________一、实验目的二、实验所用仪表及主要器材三、实验原理简述四、实验测量记录：（如数据、表格、曲线、计算等）五、实验遇到的问题及解决办法：（余留问题，体会等）一、实验目的（1）熟悉组合逻辑电路的VHDL描述方法。
（2）掌握利用CPL器件实现组合逻辑数字电路的方法和过程。
（3）熟练掌握“case”语句与“if…else…”语句的用法。
二、实验所用仪表及主要器材PC，可编程逻辑实验电路板，下载线，USB电源线，双踪示波器，数字万用表，导线若干。
三、实验原理简述应用VHDL设计简单的逻辑电路四、实验内容在MAX+PULSII环境下，用VHDL语言按照输入—>编译—>仿真。
（1）8421BCD码转换为余3码转换表.在MAX+plusII 环境下，用VHDL 语言描述下列逻辑电路，并编译，仿真。
程序仿真结果：(2)设计一个优先编码器。
程序实现如下：仿真结果：五、实验结果见上述内容。
六、实验心得在本次实验中我学会了使用MAX+PLUSII软件的文本编程的方式设计电路。
在本次实验的文本编译环节中出现不少问题：（1）保存时文件名与实体名不一致，导致程序编译结果不正确。
（2）写程序时没有按照语法规则编写，使得文件编译频繁报错，标点的错误也会导致整个程序无法编译。
经过本次实验，加深了我对VHDL的文本编译设计的理解，今后我应该多练习MAX+PLUSII软件以减少错误。
电子技术实验报告4—组合逻辑电路的设计与测试 (1)
电子技术实验报告4—组合逻辑电路的设计与测试系别课程名称电子技术实验班级实验名称实验四组合逻辑电路的设计与测试姓名实验时间学号指导教师报告内容一、实验目的和任务1.掌握组合逻辑电路的分析与设计方法。
2.加深对基本门电路使用的理解。
二、实验原理介绍1、组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。
例如，根据与门的得知，可以用两个非门和一个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。
逻辑表达式Z= AB =A B2、分析组合逻辑电路的一般步骤是：(1)由逻辑图写出各输出端的逻辑表达式；(2)化简和变换各逻辑表达式；(3)列出真值表；(4)根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。
3、设计组合逻辑电路的一般步骤与上面相反，是：(1)根据任务的要求，列出真值表；(2)用卡诺图或代数化简法求出最简的逻辑表达式；(3)根据表达式，画出逻辑电路图，用标准器件构成电路；(4)最后，用实验来验证设计的正确性。
4、组合逻辑电路的设计举例(1) 用“与非门”设计一个表决电路。
当四个输入端中有三个或四个“1”时，输出端才为“1”。
设计步骤：根据题意，列出真值表如表13-1所示，再填入卡诺图表13-2中。
表13-1 表决电路的真值表表13-2 表决电路的卡诺图然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式： ABD CDA BCD ABC Z +++=最后，画出用“与非门”构成的逻辑电路如图13-1所示：图13-1 表决电路原理图输入端接至逻辑开关（拨位开关）输出插口，输出端接逻辑电平显示端口，自拟真值表，逐次改变输入变量，验证逻辑功能。
三、实验内容和数据记录1、设计一个四人无弃权表决电路(多数赞成则提议通过，即三人以上包括三人)，要求用2四输入与非门来实现。
用74LS20实现逻辑函数的接线图实验测得真值表如下：D C B A Z0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 1四、实验结论与心得1. 该实验存在一定测量误差，误差来源于电路箱中得误差，但是误差实验允许范围内，故该实验有效。
实验三 组合逻辑电路的设计与测试
注：本实验为设计性实验，没有预先设计好实验方案和实验电路的一律不准来做实验。
实验前要先检查预习报告。
注意划下线部分。
实验三组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤如图5－1所示。
图5－1 组合逻辑电路设计流程图2、组合逻辑电路设计举例用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
设计步骤：根据题意列出真值表如表5－1所示，再填入卡诺图表5－2中。
由卡诺图得出逻辑表达式，并演化成“与非”的形式Z＝ABC＋BCD＋ACD＋ABD＝ABC⋅⋅ACDABC⋅BCD根据逻辑表达式画出用“与非门”构成的逻辑电路如图5－2所示。
图5－2 表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012。
按图5－2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5－1进行比较，验证所设计的逻辑电路是否符合要求。
三、实验设备与器件1、＋5V直流电源2、逻辑电平开关3、逻辑电平显示器4、直流数字电压表3、 CC4011×2（74LS00）共有4个与非门、 CC4012×3（74LS20）4脚与非门、 CC4030（74LS86）共有4个异或门、 CC4081（74LS08）共有4个与门、 74LS54×2(CC4085)与或非门（下图）、 CC4001 (74LS02) 共有4个或非门。
四、实验内容1、设计一个一位全加器，要求用异或门、与门、或门组成。
2、设计一位全加器，要求用与或非门实现。
从1和2中任选一个来做。
要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。
实验三 组合逻辑电路的分析与设计(一)
组合逻辑电路的分析与设计（一）一、实验目的1、掌握组合逻辑电路的分析方法与测试方法。
2、掌握组合逻辑电路的设计方法。
二、实验原理通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。
电路在任何时刻，输出状态只取决于同一时刻各输入状态的组合，而与先前的状态无关的逻辑电路称为组合逻辑电路。
1、组合逻辑电路的分析过程，一般分为如下三步进行：（1）由逻辑图写输出端的逻辑表达式；（2）写出真值表；（3）根据真值表进行分析，确定电路功能。
3、组合逻辑电路一般设计的过程为图一所示。
图一组合逻辑电路设计方框图设计过程中，“最简”是指按设计要求，使电路所用器件最少，器件的种类最少。
而且器件之间的连线也最少。
三、实验仪器设备数字电子实验箱、电子万用表、74HC04、74HC20、74HC21、74HC32、导线若干。
四、实验内容及方法1 、设计4线-2线优先编码器并测试其逻辑功能。
数字系统中许多数值或文字符号信息都是用二进制数来表示，多位二进制数的排列组合叫做代码，给代码赋以一定的含义叫做编码。
(1)4线-2线编码器真值表如表一所示输入输出0I1I2I 3I1Y0Y1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 01114线-2线编码器真值表(2)由真值表可得4线-2线编码器最简逻辑表达式为1Y =0I 1I 2I 3I +0I 1I 2I 3I0Y =0I 1I 2I 3I +0I 1I 2I 3I(3)由最简逻辑表达式可分析其逻辑电路图4线-2线编码器逻辑图（4）按照全加器电路图搭建编码器电路，注意搭建前测试选用的电路块能够正常工作。
（5）验证所搭建电路的逻辑关系，将测试结果填入自拟表格中。
2、设计2线-4线译码器并测试其逻辑功能。
译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态)，具有译码功能的逻辑电路称为译码器。
（1）2线-4线译码器真值表如表二所示输入 输出E1A0A0Y1Y2Y3Y1 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 011111表二 2线-4线译码器真值表(2)由真值表可得2线-4线译码器最简逻辑表达式为 0Y =01A A E1Y =01A A E0Y =01A A E 0Y =01A A E(3)由最简逻辑表达式可分析其逻辑电路图2线-4线译码器逻辑图（4）按照全加器电路图搭建译码器电路，注意搭建前测试选用的电路块能够正常工作。
数字电路实验报告-组合逻辑电路的设计：一位全加器
Si
Ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
描述
一位全加器的表达式如下：
Si=Ai⊕Bi⊕Ci-1
实验仪器
1.电子技术综合实验箱
2.芯片74LS86、74LS08、74LS32
实验内容及步骤
各芯片的管脚图如下图所示：
一位全加器逻辑电路图如下所示：
1.按上图连线
电学实验报告模板
电学虚拟仿真实验室
实验名称
组合逻辑电路的设计：一位全加器
实验目的
1.学习组合逻辑电路的设计方法
2.掌握组合逻辑电路的调试方法
实验原理
真值表
一位全加器的真值表如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci
输入
输出
Ci-1
Ai
2.测试其逻辑功能，并记录数据
实验结果及分析
实验数据：
Ci-1
Ai
Bi
Si
Ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
10010 Nhomakorabea1
0
1
0
1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三组合逻辑电路的设计（一）
一、实验目的
1．掌握用SSI器件设计组合逻辑电路的方法；
2．熟悉各种常用MSI组合逻辑电路的功能与使用方法；
3．掌握多片MSI组合逻辑电路的级联、功能扩展；
4．学会使用MSI逻辑器件设计组合电路；
5．培养查找和排除数字电路常见故障的初步能力。
二、实验器件
1．74LS00 四二输入与非门74LS20 双四输入与非门
2．74LS138 三线—八线译码器74LS139 双二线—四线译码器
三、实验原理
组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。
组合逻辑电路的设计，就是如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。
在采用小规模器件（SSI）进行设计时，通常将函数化简成最简与—或表达式，使其包含的乘积项最少，且每个乘积项所包含的因子数也最少。
最后根据所采用的器件的类型进行适当的函数表达式变换，如变换成与非—与非表达式﹑或非—或非表达式﹑与或非表达式及异或表达式等。
在数字系统中，常用的中规模集成器件(MSI)产品有编码器﹑译码器﹑全加器﹑数据选择/分配器﹑数值比较器等。
用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比方法。
因为每一种中规模集成器件都具有某种确定的逻辑功能，都可以写出其输出和输入关系的逻辑函数表达式。
在进行设计时，可以将要实现的逻辑函数表达式进行变换，尽可能变换成与某些中规模集成器件的逻辑函数表达式类似的形式。
下来我们介绍一下使用中小规模器件设计组合逻辑电路的一般方法。
四、组合电路设计原则及其步骤
组合电路的设计是由给定的的逻辑功能要求，设计出实现该功能的逻辑电路，设计过程大致按下列步骤进行：
（1）分析设计要求，把用文字描述的形式的设计要求抽象成输入、输出变量的逻辑关系；（2）根据分析出的逻辑关系，通过真值表或其他方式列出逻辑函数表达式；
（3）根据题目提供给你的芯片，将逻辑函数化简到所需要的函数式；
（4）画出逻辑电路图或电路原理图；
对于MSI组合逻辑电路的设计是以所用MSI个数最少、品种最少，同时MSI间的连线也最少作为最基本的原则。
下面使用中小规模器件我们各举一个例子：
例：用与非门设计三位多数表决器。
步骤：（1）根据真值表写出逻辑表达式：
F = AB + BC + AC = AB BC AC
（2）画出逻辑图，如图3—1所示
A
B
C
F
图 3 – 1
例： 用三变量译码器74LS138设计一位全加器 步骤：（1）根据真值表写出全加器逻辑表达式
全加和 S=A B 0C +A B 0C +A B 0C +AB 0C 进 位 C=A B 0C +A B 0C +AB 0C +AB 0C
（2）将S ﹑C 改写为 S = 1m +2m +4m +7m = 1m ﹒2m ﹒4m ﹒7m = y 1﹒y 2﹒y 4﹒y 7
C = 3m +5m +6m +7m = 3m ﹒5m ﹒6m ﹒7m = y 3﹒y 5﹒y 6﹒y 7
（3）画出逻辑图，如图3—2所示
图3—2 用74LS138设计全加器
若选用双2线/4线译码器74LS139，因该译码器只有两个地址输入端，只能对应两个输入变量，利用使能端可将其扩展为3线/8线译码器。
对于任意一个三变量的函数表达式总可以写成它的分解式。
F （A 2A 1A 0）=2A F 1（A 1A 0）+A 2 F 1（A 1A 0）
式中，F 1（A 1A 0）用2线/4线译码器实现，则上式可用两个同样的译码器来连接，如图3—3所示。
当A 2=0时，译码器（A ）工作，输出3m ～0m ，当A 2=1时，译码器（B ）工
A B C0S
C +5v m0\m1\m2\m3\
m4\m5\m6\m7\74LS138
A 1
B 2
C 3G16G2A 4G2B 5Y015Y114Y213Y312Y411Y510Y69Y77 A
74LS20
1245
6 B
74LS20
910
12
138
作，输出7m ～4m 。
图3—3 用双2线/4线译码器实现全加器
五、实验内容
1． 用与非门设计一个三变量不一致电路。
2． 用74LS138实现一位全减器。
3． 用74LS139实现奇偶校验电路电路（三输入端二输出端）。
六、实验报告要求
1．画出各实验步骤的实验电路逻辑图，并分析实验结果。
2．总结SSI 和MSI 器件的功能及使用方法。
A
C0B
m2\m4\m7\
m5\m6\m0\m1\m3\
S
C
B
74LS139
A 14
B 13G 15
Y012Y111Y210Y3
9
A
74LS139
A 2
B 3G 1
Y04Y15Y26Y3
7 A
74LS20
1245
6
B
74LS209101213
8
74LS04
12。