实验四--组合逻辑电路设计
组合逻辑电路实验报告
组合逻辑电路实验报告引言组合逻辑电路是由与门、或门和非门等基本逻辑门组成的电路，它的输出仅仅依赖于当前的输入。
在本实验中，我们将学习如何设计和实现组合逻辑电路，并通过实验验证其功能和性能。
实验目的本实验的目的是让我们熟悉组合逻辑电路的设计和实现过程，掌握基本的逻辑门和组合逻辑电路的基本原理，并能够通过实验验证其功能和性能。
实验器材与预置系统本实验使用以下器材和预置系统：•模型计算机实验箱•功能切换开关•LED指示灯•逻辑门芯片实验内容1. 初级组合逻辑电路设计首先，我们将设计一个简单的初级组合逻辑电路。
根据实验要求，该电路需要实现一个2输入1输出的逻辑功能。
1.1 逻辑设计根据逻辑功能的要求，我们可以先用真值表来表示逻辑关系，然后根据真值表来进行逻辑设计。
假设我们需要实现的逻辑功能是“与门”（AND gate），其真值表如下：输入A输入B输出000010100111根据真值表，我们可以得到逻辑方程为：输出 = 输入A AND 输入B。
1.2 逻辑电路设计根据逻辑方程，我们可以得到逻辑电路的设计图如下：+--------------+------ A ---| || AND Gate |--- Output------ B ---| |+--------------+在这个设计图中，A和B为输入引脚，Output为输出引脚，AND Gate表示与门。
1.3 实验验证在实验过程中，我们可以通过观察LED指示灯的亮灭来验证逻辑电路是否正确实现了目标功能。
通过设置不同的输入A 和B，我们可以观察输出是否符合预期结果。
2. 高级组合逻辑电路设计接下来，我们将设计一个更复杂的高级组合逻辑电路。
这个电路由多个逻辑门连接而成，实现多个输入和多个输出的逻辑功能。
2.1 逻辑设计根据实验要求，我们可以先确定需要实现的逻辑功能，并用真值表来表示逻辑关系。
假设我们需要实现的逻辑功能是“四位全加器”（4-bit full adder），其真值表如下：输入A输入B输入C输出S进位输出Cout0000000110010100110110010101011100111111根据真值表，我们可以得到逻辑方程为：输出S = 输入A XOR 输入B XOR 输入C 进位输出Cout = (输入A AND 输入B) OR (输入C AND (输入A XOR 输入B))2.2 逻辑电路设计根据逻辑方程，我们可以使用多个逻辑门来实现四位全加器电路。
组合逻辑电路分析
实验名称组合逻辑电路分析、设计与测试一、实验目的1.掌握组合逻辑电路的分析与测试方法；2.掌握用门电路设计组合逻辑电路的方法。
二、实验原理1.组合逻辑电路的分析与测试组合逻辑电路是最常见的逻辑电路，即通过基本的门电路（比如与门，与非门，或门，或非门等）来组合成具有一定功能的逻辑电路。
组合逻辑电路的分析，就是根据给定的逻辑电路，写出其输入与输出之间的逻辑函数表达式，或者列出真值表，从而确定该电路的逻辑功能。
组合逻辑电路的测试，就运用实验设备和仪器，搭建出实验电路，测试输入信号和输出信号是否符合理论分析出来的逻辑关系，从而验证该电路的逻辑功能。
组合逻辑电路的分析与测试的步骤通常是：（1）根据给定的组合逻辑电路图，列出输入量和中间量、输出量的逻辑表达式；（2）根据所得的逻辑式列出相应的真值表或者卡诺图；（3）根据真值表分析出组合逻辑电路的逻辑功能；（4）运用实验设备和器件搭建出该电路，测试其逻辑功能。
2.组合逻辑电路的设计与测试组合逻辑电路的设计与测试，就是根据设计的功能要求，列出输入量与输出量之间的真值表，通过化简获得输入量与输出量之间的逻辑表达式，然后根据逻辑表达式用相应的门电路设计该组合逻辑电路，然后运用实验设备与器件搭建实验电路，测试该电路是否符合设计要求。
组合逻辑电路的设计与测试的步骤通常是：（1）根据设计的功能要求，列出真值表或者卡诺图；（2）化简逻辑函数，得到最简的逻辑表达式；（3）根据最简的逻辑表达式，画出逻辑电路；（4）搭建实验电路，测试所设计的电路是否满足要求。
三、预习要求1.阅读理论教材上有关组合逻辑电路的分析与综合以及半加器等章节内容，以达到明确实验内容的目的。
2.查阅附录有关芯片管脚定义和相关的预备材料。
四、实验设备与仪器1.数字电路实验箱；2.芯片74LS00；74LS20。
五、实验内容1.半加器逻辑电路的分析与测试SC图5.5.1 半加器的逻辑电路（1） 根据图5.5.1写出中间量（1Z 、2Z 和3Z ）和输出量（S 和C ）关于输入量（A 和B ）的逻辑表达式。
EDA实验报告 (4)
实验四VHDL组合逻辑电路设计
一实验目的：
在学习了VHDL语言的语句，语法以及利用VHDL语言设计逻辑电路的基本方法之后，进行本次试验。
通过本次试验，使学生了解常见组合逻辑电路的VHDL描述，并且通过仿真，深入了解一种组合逻辑电路的功能和特性。
通过编辑VHDL程序熟悉VHDL 语言结构和词法元素的规则，了解常见的语法错误，学习利用QUARTUSII文本编辑器对VHDL语言程序进行编译，调试，并利用波形编辑器进行逻辑关系验证。
二实验内容：
本实验是一个设计型实验，利用所学VHDL语言，设计实现8421BCD码十进制转换。
通过本次试验，使学生能够熟练使用VHDL语言描述设计简单的组合逻辑电路。
进一步掌握VHDL描述的结构以及语法规则。
三实验仪器：
1.PC机一台
2.QUARTUSII软件
3.EDA实验箱
四实验原理：
8421BCD码—十进制转换的逻辑关系如下表所示。
输入输出
0000 1111111110
0001 1111111101
0010 1111111011
0011 1111110111
0100 1111101111
0101 1111011111
0110 1110111111
0111 1101111111
1000 1011111111
1001 0111111111
五实验步骤：
1.编译得到如图4.1所示。
图4.1 2.仿真得到如4.2所示波形。
图4.2
六实验总结。
通过本次试验，加深了我对常见组合逻辑电路的VHDL描述的了解，并且通过仿真，深入了解一种组合逻辑电路的功能和特性。
组合逻辑电路实验报告
实验名称：组合逻辑电路一、实验目的1、掌握组合逻辑电路的分析、设计方法与测试方法；2、了解组合逻辑电路的冒险现象及消除方法。
二、实验器材需要与非门CC4011×3，异或门CC4030×1，或门CC4071×1。
CC4011引脚图CC4030引脚图CC4071引脚图三、实验内容及实验电路1、分析、测试用与非门CC4011组成的半加器的逻辑功能。
列出真值表并画出卡诺图判断是否可以简化。
图1由与非门组成的半加器电路A B S C2、分析、测试用异或门CC4030与与非门CC4011组成的半加器逻辑电路。
图2由异或门和与非门组成的半加器电路A B S C3、分析、测试全加器的逻辑电路。
写出实验电路的逻辑表达式，根据实验结果列出真值表与全加器的逻辑功能对比，并画出i S和i C的卡诺图。
图3由与非门组成的全加器电路A B1 i C i S i C4、设计、测试用异或门、与非门和或门组成的全加器逻辑电路。
全加和：()1-⊕⊕=i i i i C B A S 进位：()ii i i i i B A C B A C ⋅+⋅⊕=-1将全加器的逻辑表达式，变换成由两个异或门，四个与非门，一个或门组成；画出全加器电路图，按所画的原理图选择器件并在实验板上连线；进行功能测试并自拟表格填写测试结果。
电路图：A B 1-i C i S i C 5、观察冒险现象。
按图4接线，当1==C B 时，A 输入矩形波（MHz f 1=以上），用示波器观察输出波形，并用添加冗余项的方法消除冒险现象。
图4观察冒险现象实验电路四、实验预习要求1、复习组合逻辑电路的分析方法。
2、复习组合逻辑电路的设计方法。
3、复习用与非门和异或门等构成半加器和全加器的工作原理。
4、复习组合电路冒险现象的种类、产生原因和如何防止。
5、根据试验任务要求，设计好实验时必要的实验线路。
五、实验报告1、整理实验数据、图表，并对实验结果进行分析讨论。
组合逻辑电路的设计实验报告
竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告篇一：数电实验报告实验二组合逻辑电路的设计实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。
2.熟悉组合电路的特点。
二、实验仪器及材料a)TDs-4数电实验箱、双踪示波器、数字万用表。
b)参考元件：74Ls86、74Ls00。
三、预习要求及思考题1．预习要求：1）所用中规模集成组件的功能、外部引线排列及使用方法。
2)组合逻辑电路的功能特点和结构特点.3)中规模集成组件一般分析及设计方法.4）用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
五、实验内容1．用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）设计一个一位全加器。
1）列出真值表,如下表2-1。
其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位；si、ci+1分别为本位和、本位向高位的进位。
2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）实现的表达式。
4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线，将Ai、bi、ci接逻辑开关，输出si、ci+1接发光二极管。
改变输入信号的状态验证真值表。
2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（b），一枪打兔子（c）。
组合逻辑电路的分析和设计_实验报告
组合逻辑电路的分析和设计_实验报告组合逻辑电路的分析与设计实验报告院系：电⼦与信息⼯程学院班级：电信13-2班组员:盖兵（134********）邢帅成（134********）⼀、实验⽬的1、掌握组合逻辑电路的分析⽅法与测试⽅法。
2、掌握组合逻辑电路的设计⽅法。
⼆、实验原理通常逻辑电路可分为组合逻辑电路和时序逻辑电路两⼤类。
电路在任何时刻，输出状态只取决于同⼀时刻各输⼊状态的组合，⽽与先前的状态⽆关的逻辑电路称为组合逻辑电路。
1.组合逻辑电路的分析过程，⼀般分为如下三步进⾏：①由逻辑图写输出端的逻辑表达式；②写出真值表；③根据真值表进⾏分析，确定电路功能。
2.组合逻辑电路⼀般设计的过程为图⼀所⽰。
图⼀组合逻辑电路设计⽅框图3.设计过程中，“最简”是指按设计要求，使电路所⽤器件最少，器件的种类最少,⽽且器件之间的连线也最少。
三、实验仪器设备数字电⼦实验箱、电⼦万⽤表、74LS04、74LS20、74LS00、导线若⼲。
74LS00 74LS04 74LS20四、实验容及⽅法1 、设计4线-2线优先编码器并测试其逻辑功能。
数字系统中许多数值或⽂字符号信息都是⽤⼆进制数来表⽰，多位⼆进制数的排列组合叫做代码，给代码赋以⼀定的含义叫做编码。
(1)4线-2线编码器真值表如表⼀所⽰4线-2线编码器真值表(2)由真值表可得4线-2线编码器最简逻辑表达式为1Y =((I 0′I 1′I 2I 3′)′(I 0′I 1′I 2′I 3)′) ′0Y =((I 0′I 1I 2′I 3′)′( I 0′I 1′I 2′I 3)′)′(3)由最简逻辑表达式可分析其逻辑电路图4线-2线编码器逻辑图（4）按照全加器电路图搭建编码器电路，注意搭建前测试选⽤的电路块能够正常⼯作。
（5）验证所搭建电路的逻辑关系。
0I =1 1Y 0Y =0 0 1I =1 1Y 0Y =0 12I =1 1Y 0Y =1 0 3I =1 1Y 0Y =1 12、设计2线-4线译码器并测试其逻辑功能。
数字逻辑电路实验报告
数字逻辑电路实验报告指导老师:班级:学号:姓名：时间：第一次试验一、实验名称：组合逻辑电路设计1二、试验目的：掌握组合逻辑电路的功能测试。
1、验证半加器和全加器的逻辑功能。
2、、学会二进制数的运算规律。
3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。
当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。
S为差，Co和低位来的借位，1）输入/（输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为：Co的最简表达式为：2（3）逻辑电路图如下所示：、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421为奇偶检测输出信号。
当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。
当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。
该电路的框图如图所示：的输出F2=1，其他情况输出观察表如下：（输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式（2）的卡诺如下：函数F1 F2函数的卡诺图如下：的最简表达式为：化简后函数F2 的最简表达式为：F1）逻辑电路图如下所示；（3课后思考题五、化简包含无关条件的逻辑函数时应注意什么？1、答：当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中，并不影响函数的实际逻辑功能。
数字电路实验四组合逻辑电路（2）
实验四组合逻辑电路（2）组合逻辑电路（一、实验目的1、掌握组合逻辑电路的分析和设计方法。
2、掌握常用中规模集成电路（MSI）的逻辑功能和使用方法。
二、实验设备与器件1、SAC-DG2实验台（SS01L模块）。
2、芯片74LS20、74LS00、74LS04、74LS153、74LS283、74LS853、万用表三、实验原理、内容、步骤(一)数据选择器数据选择器又叫“多路开关”。
数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。
数据选择器的功能类似一个多掷开关，如图所示，图中有四路数据D0～D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。
数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。
数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。
1、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图，功能如表。
选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，S为使能端，低电平有效。
1）使能端G＝1时，不论A2～A0状态如何，均无输出（Q＝0，Q＝1），多路开关被禁止。
2）使能端G＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。
如：A 2A 1A 0＝000，则选择D 0数据到输出端，即Q＝D 0。
如：2A 1A 0＝001，则选择D 1数据到输出端,即Q＝D 1，其余类推。
2、双四选一数据选择器 74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
引脚排列如图，功能如表。
G 1、G 2为两个独立的使能端；A 1、A 0为公用的地址输入端；1D 0～1D 3和2D 0～2D 3分别为两个4选1数据选择器的数据输入端；Q 1、Q 2为两个输出端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
浙江大学城市学院实验报告
课程名称数字逻辑设计实验
实验项目名称实验四组合逻辑电路设计
学生姓名专业班级学号
实验成绩指导老师（签名）日期
注意：
●务请保存好各自的源代码，已备后用。
●完成本实验后,将实验项目文件和实验报告，压缩为rar文件，上传ftp。
如没有个人
文件夹，请按学号_姓名格式建立。
wujzupload::2007/upload
●文件名为：学号_日期_实验XX，如30801001__实验01
一. 实验目的和要求
1、掌握组合逻辑电路的设计方法。
2、测试组合逻辑电路的逻辑功能。
3、学习使用基本门电路设计实际逻辑问题。
二. 实验内容、原理及实验结果与分析
1.某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。
当满足以下条件时表示同意：有三人或三人以上同意，或者有两人同意，但其中一人是教练。
试用与非门设计该表决电路。
【真值表】
0 1 1 1 1 1
1 0 0 0 0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1
【逻辑表达式】
【最简逻辑表达式】
F=AB+AD+AC+BCD
【原理图】。