(8086微处理器内部结构)
8086结构
8086微处理器结构 2.1 8086微处理器结构 8086CPU的引脚 的引脚、 2.2 8086CPU的引脚、系统配置及时序 2.3 8086存储器组织 8086存储器组织
例3：判断下列两数相加后标志寄存器中各相关位的值。 ：判断下列两数相加后标志寄存器中各相关位的值。
0 1 0 1 1 0 1 0 0 0 0 1 1 1 0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1
+
0
1
0
0
1
0
1
0
1
0
1
1
0
0
1
1
0
最高位没有进位 ∴ CF=0； ； 位中1的个数为偶数个 低8位中 的个数为偶数个 ∴ PF=1； 位中 ； 第三位向第四位有进位 ∴ AF=1； ； 运算结果本身≠0 ∴ ZF=0； ； 运算结果本身 运算结果最高位为1 运算结果最高位为 ∴SF=1； ；
16位段地址寄存器： 16位段地址寄存器： 位段地址寄存器 CS-----------代码段寄存器 CS------代码段寄存器 DS-----------数据段寄存器 DS------数据段寄存器 ES-----------附加段寄存器 ES------附加段寄存器 SS-----------堆栈段寄存器 SS------堆栈段寄存器 16位指令指针寄存器IP:存放下一条要执行指令的偏移 16位指令指针寄存器IP:存放下一条要执行指令的偏移 位指令指针寄存器IP: 地址。 地址。 20位物理地址加法器：将16位逻辑地址变换成存储器 20位物理地址加法器 位物理地址加法器： 16位逻辑地址变换成存储器 写所需要的20位物理地址， 20位物理地址 读/写所需要的20位物理地址，实际上完成地址加法操 作。
8086微处理器思维导图,脑图
8086微处理器内部结构基本组成指令执行部件EU组成算术逻辑单元(ALU) 、标志寄存器、通用寄存器和EU 控制系统等部件功能执行指令总线接口部件BIU组成地址加法器、专用寄存器组、指令队列缓冲器和总线控制逻辑等部件功能形成访问存储器的物理地址，与外部（存储器或I/O 接口）进行联系内部寄存器结构通用寄存器组通用寄存器组数据寄存器地址指针和变址寄存器段寄存器组控制寄存器组指令指针寄存器IP1（16位）用来存放将要取出的下一条指令在代码段中的偏移地址。
在程序运行过程中， BIU 可修改IP 中的内容，使它始终指向将要取出的下一条指令。
标志寄存器FLAGS（双字）有9 个标志位，其中6个用来表示运算结果的状态，包括CF 、PF 、AF、ZF 、SF 和OF ，称为状态标志位，另外3 个是控制标志位，用来控制CPU 的操作，包括IF 、DF 和TF。
标志位2CFCarry Flag——进位标志位如果做加法时最高位产生进位或做减法时最高位产生借位，则CF=1 ，否则CF=0。
PFParity Flag——奇偶标志果操作结果的低八位中含有偶数个1 ，则PF= 1,否则PF=0 。
AFAuxiliary Carry Flag——辅助进位标志位如果做加法时，D3位有进位；做减法时，D3位有借位，则AF=1 ，否则AF=0。
ZFZero Flag——零标志位如果运算结果各位都为0，则ZF = 1 ，否则ZF=0SFSign Flag——符号标志位。
如果运算结果的最高位为1 ，则SF= 1 ，否则SF=0 。
OFOverllow Flag——溢出标志在加或减运算中结果超出8位或16位有符号数所能表示的数值范围时，产生溢出，OF= 1 ，否则OF=0 。
IFInterrupt Flag——中断标志位TFTrap Flag——单步标志位DFDirection Flag——方向标志位存储管理存储器的分段逻辑地址和物理地址逻辑地址由段地址和偏移地址两个部分构成。
微第2章
执行3 执行
执行4 执行
执行5 执行 执行 执行6
8086
BIU
取指1 取指
取指2 取指3 取指 取指
取指4 取指
取指5 取指6 取指 取指
BUS
忙
忙
忙
忙
忙
忙
总线接口部件（BIU） 一、总线接口部件（BIU） 负责与存储器、I/O接口进行数据传输。 负责与存储器、I/O接口进行数据传输。 接口进行数据传输 指令执行部件（EU） 二、指令执行部件（EU） 负责指令的执行。 负责指令的执行。 8086的时钟周期和总线周期 三、8086的时钟周期和总线周期 1.时钟周期 1.时钟周期 指加到8086引脚CLK端二个脉冲上升沿间的宽度，它由计算机的主频决定。 指加到8086引脚CLK端二个脉冲上升沿间的宽度，它由计算机的主频决定。 8086引脚CLK端二个脉冲上升沿间的宽度 T=1/ f 如果 f= 5 MHz 四、总线周期 8086CPU经外部总线执行数据输入 输出操作的过程。 经外部总线执行数据输入/ 指8086CPU经外部总线执行数据输入/输出操作的过程。 一个总线周期至少由4个时钟周期组成。 一个总线周期至少由4个时钟周期组成。 则 T=0.2 us = 200 ms
A C
F
A C
F
C=0 时 F=A
2 8282锁存器
3 8284时钟电路
RES X1 X2 F/C EFI CSYNC RDY1 AEN1 RDY2 AEN2 ASYNC 时钟 震荡 器 1/3
D C
Q
RESEQ READY
1）/AEN1，/AEN2地址允许 ） ， 地址允许 /AEN为低电平有效信号，由外部提供，用来控制相应的总线准备好信号 为低电平有效信号， 为低电平有效信号 由外部提供， RDY1和RDY2。/AEN使RDY1生效，/AEN2使/RDY2生效。在允许处理机访 生效， 生效。 和 。 使 生效 使 生效 问两个多总线管理的系统总线时，使用两个/AEN信号。在非多主控制器系 信号。 问两个多总线管理的系统总线时，使用两个 信号 统中/AEN应接低电平。 应接低电平。 统中 应接低电平 2）RDYl，RDY2总线准备好 传输完成 总线准备好(传输完成 ） ， 总线准备好 传输完成) RDY是高电平有效信号。该信号来自系统总线上的某一个设备，由它指出 是高电平有效信号。 是高电平有效信号 该信号来自系统总线上的某一个设备， 数据是否已经 收到或数据是否已经准备好可供使用。 收到或数据是否已经准备好可供使用。 、 3）READY准备好 ， ） 准备好 READY由8284A输出，是高电平有效信号。输入信号 输出， 由 输出 是高电平有效信号。输入信号RDY-被同步后生成稳 被同步后生成稳 定的READ~z 定的 信号。在处理机要求的保持时间结束以后， 信号才被清除。 信号。在处理机要求的保持时间结束以后，READY信号才被清除。 + 信号才被清除 4）ASYNC准备好同步选择 ’ ） 准备好同步选择 /ASYNC是一个输入信号，由其来决定 是一个输入信号， 逻辑的同步方式。 是一个输入信号 由其来决定READY逻辑的同步方式。当/SYNC 逻辑的同步方式 为低电平时8284A提供 提供READY二级同步；而当 二级同步； 为高电平或不接收时， 为低电平时 提供 二级同步 而当/ASYNC为高电平或不接收时， 为高电平或不接收时 8284A提供一级同步。 提供一级同步。 提供一级同步 5） X1，X2晶体输入 ， ， ） ， 晶体输入 x1和x2是连接外接晶体的两个输入端。晶体的频率应是处理机所要求的频 是连接外接晶体的两个输入端。 和 是连接外接晶体的两个输入端 率的三倍。 率的三倍。
8086结构组成
8086结构组成8086是一款16位微处理器，它的结构组成非常复杂。
本文将从以下几个方面来详细介绍8086的结构组成。
一、总体结构8086由三个主要部分组成：执行单元（EU）、总线接口单元（BIU）和寄存器组。
1.执行单元：负责执行指令并进行算术和逻辑运算。
2.总线接口单元：负责与外部设备通信并控制数据传输。
3.寄存器组：包括通用寄存器、段寄存器和指令指针寄存器等。
二、执行单元1.指令队列指令队列是执行单元中的一个重要部分，它可以存储多条指令，以便快速地进行取指令操作。
当EU需要执行一条新的指令时，它会从队列中取出下一条指令并开始执行。
2.算术逻辑单元算术逻辑单元（ALU）是执行单元中的核心部分，它可以进行各种算术和逻辑运算，如加、减、乘、除、与、或等操作。
ALU还可以处理条件跳转和无条件跳转等控制操作。
3.状态标志寄存器状态标志寄存器（FLAGS）用于记录ALU运算的结果，以便EU进行下一步操作。
FLAGS寄存器包括零标志位、进位标志位、溢出标志位等。
三、总线接口单元1.地址加法器地址加法器（AFA）是BIU的核心部分，它可以将内部地址转换为外部地址，并控制数据传输。
2.指令缓存器指令缓存器（IC）用于存储从内存中读取的指令。
当EU需要执行一条新的指令时，BIU会从IC中取出相应的指令并传输给EU。
3.数据缓存器数据缓存器（DC）用于暂时存储从内存中读取或写入的数据。
当EU 需要访问内存时，BIU会将相应的数据传输到DC中，EU再从DC中读取或写入数据。
四、寄存器组1.通用寄存器8086有8个16位通用寄存器，分别命名为AX、BX、CX、DX、SI、DI、BP和SP。
这些寄存器可以用于保存临时数据和计算结果等。
2.段寄存器8086有4个16位段寄存器，分别命名为CS、DS、ES和SS。
这些寄存器用于保存程序和数据在内存中的位置信息。
3.指令指针寄存器指令指针寄存器（IP）用于保存下一条指令在内存中的地址。
第二章 8086体系结构
8086微处理器概览
标志位寄存器（FR） • 16位标志位寄存器FR，共有9个
标志位。其中6个是状态标志位， 3个是控制标志位，用于反映 CPU运行过程中的某些状态特征。
标志位寄存器
3、标志寄存器FR
标志寄存器FR中共有9个标志位，可分成两类： ➢状态标志 表示运算结果的特征，它们是 CF、PF、AF、 ZF、SF和OF ➢控制标志 控制CPU的操作，它们是IF、DF和TF。
IP ：BIU要取指令的地址。
IP
三、8086CPU的管脚及功能
8086是16位CPU。它采用高性能的N— 沟道，耗尽型负载的硅栅工艺(HMOS)制 造。由于受当时制造工艺的限制，部分管 脚采用了分时复用的方式，构成了40条管 脚的双列直插式封装
1、 8086的两种工作方式
最小模式：系统中只有8086一个处理器，所有的控制信号都 是由8086CPU产生(MN/MX=1)。
最大模式：系统中可包含一个以上的处理器，比如包含协处 理器8087。在系统规模比较大的情况下，系统控 制信号不是由8086直接产生，而是通过与8086配 套的总线控制器等形成(MN/MX=0)。
三总线结构 数据线DB 地址线AB 控制线CB
微机的三总线结构
➢ 最小模式下的引脚说明
（ 1 ） AD15 ～ AD0 (Address Data Bus)：
堆栈指针用于存放栈顶的逻辑偏移地 址，隐含的逻辑段地址在SS寄存器中。
寄存器的特殊用途和隐含性质
在指令中没有明显的标出，而这些寄存器参 加操作，称之为“隐含寻址”。
具体的：在某类指令中，某些通用寄存器有指 定的特殊用法，编程时需遵循这些规定，将某些 特殊数据放在特定的寄存器中，这样才能正确的 执行这些指令。采用“隐含”的方式，能有效地 缩短指令代码的长度。
8086CPU结构介绍及基础知识
分段管理的特点： ①起始点可浮动； ②可分开或重叠； ③实际地址由段地址、段内偏移地址组成； ④段首地址必须能被16整除
• 2、物理地址的形成
逻辑地址：存储器的任一个逻辑地址由段基址和偏移地址组成，程序设计时采 用。
•
段基址：偏移地址
物理地址：存储器的绝对地址，从00000~FFFFFH，它是由逻辑地址变换而来。
二、8086CPU的内部结构 8086CPU内部按功能可分为两部分： 1、BIU（总线接口部件） 功能：地址形成、取指令、指令排队、
读/写操作数、总线控制 2、EU（执行部件） 功能：指令译码、指令执行
组成部件见下页图
8086CPU的内部组成
执行单元（EU）
总线接口单元（BIU）
1、BIU ①段寄存器
例2-2
• 将5394H与-777FH两数相加，并说明其标志位状态
•
0101 0011 1001 0100
•+
1000 1000 1000 0001
•
1101 1100 0001 0101
• 运算结果：-23EBH
• 标志位：CF=0，DF=0，AF=0
•
ZF=0，SF=1，OF=0
控制标志位的名称和定义如下：
三寄存器结构目的变址寄存器destinationindexsidibpspax累加器accumulatorbx基数寄存器basecx计数寄存器countdx数据寄存器dataahbhchdhalblcldlipflagsdsessscs数据段寄存器datasegment附加段寄存器extrasegment堆栈段寄存器stacksegment代码段寄存器codesegment标志寄存器flags指令指针寄存器instructionpointer变址寄存器段寄存器控制寄存器通用寄存器源变址寄存器sourceindex基址指针寄存器basepointer堆栈指针寄存器stackpointer指针寄存器数据寄存器8086cpu寄存器组1通用寄存器组?常用来存放参与运算的操作数或运算结果?特殊用途见p25表212指针和变址寄存器?可作通用寄存器存放一般操作数或运算结果?作指针和变址寄存器用于存放某段地址偏移量3段寄存器?用于存放逻辑段的段基地址4指令指针和标志位寄存器?ip存放下一条指令在现行代码段中的偏移地址由biu自动修改
8086CPU的结构与功能
8086CPU 的结构与功能CPU 结构与功能不管什么型号的CPU ，其内部均有这四⼤部件1. ALU ：算术逻辑单元2. ⼯作寄存器：分为数据寄存器和地址寄存器⼯作寄存器的⽬的是为了提⾼运算速度，希望参与运算的数据不从外部存储器去取数据，⽽是在CPU 内部取，所以要有能暂存少量数据的寄存器。
数据寄存器是专门存放数据的，地址寄存器是专门存放地址，进⾏间接寻址⽅式，但当地址寄存器不提供地址时，也可以⽤来暂存数据。
3. 控制器：中央指挥机关4. I/O 控制逻辑电路⼀般CPU 执⾏存储器（按字节组织）⾥⾯指令过程如下：1. CPU 通过控制器部件⾥⾯的程序计数器（PC ）给外部存储器的地址引脚输出地址（通过地址总线AB ），同时CPU 给存储器发送读操作命令；2. 在读操作下，就把这个地址单元的指令代码通过数据总线（DB ），取回来放在指令寄存器⾥⾯（IR ），注意此时因为指令没有执⾏完，所以PC 还不能去往下⼀条指令，IR 没有地⽅放数据。
3. 指令译码器（ID ）不断检测指令寄存器有没有数据，有的话就把指令取⾛放在ID ⾥⾯，取来的指令就被ID 译码分析，就知道这个指令希望CPU 做什么，怎么做；4. ID 通知控制逻辑部件，在相应的控制引脚发出相应的有效命令（读，写等）；5. 此条指令执⾏完，IR 为空，PC ⾃动增加到下⼀条指令的地址，执⾏下⼀条指令流程。
如果指令为n 字节，PC ⾃动增n 。
因为在取指令时候，不能执⾏指令，在执⾏指令时候，不能取指令，因此这种架构CPU 是取指令->执⾏指令->取指令...这样循环下去。
CPU 执⾏效率不⾼。
堆栈由先进后出原则组织的存储器区域，称为堆栈。
单⽚机应⽤中，堆栈是个特殊存储区，堆栈属于RAM 空间的⼀部分，堆栈⽤于函数调⽤、中断切换时保存和恢复现场数据（临时数据）。
对于8006 CPU ⽽⾔，堆栈操作是按字操作。
堆栈单元的地址指针由堆栈指针寄存器SP 的内容提供。
8086-8088CPU系统结构
1.2 8086/8088寄存器结构及用途
1.1.3 指针寄存器和变址寄存器
▲指针寄存器：
♣ SP：堆栈指针寄存器 ♣ BP：基址指针寄存器
▲变址寄存器：
♣ SI：源变址寄存器 ♣ DI：目的变址寄存器
汇编语言程序设计
8086/8088CPU系统结构
• 1.1 Intel8086/8088微处理器的结构 • 1.2 8086/8088寄存器结构及其用途 • 1.3 8086的存储器组织
• 1.4 堆栈
1.1 Intel8086/8088微处理器的结构
• 1.1.1 8086微处理器的结构
8086微处理器由两大部分组成： ♣ 执行部件EU ♣ 总线接口部件BIU 其内部结构如图（P20 图1.1）
1.3 8086的存储器组织
• 1.3.2 存储器的分段结构
◆8086CPU的寻址能力为：220=1MB； ◆8086CPU的内部寄存器为16位，直接 寻址：216=64KB； ◆在8086系统中引入逻辑段的概念：把 的地址空间划分为任意个逻辑段，长度 为64KB。
1.3 8086的存储器组织
• 1.3.3 物理地址和逻辑地址
▲是CPU与外部存储器、I/O设备的接口；
▲BIU由以下几部分组成： ♣16位指令指针寄存器IP； ♣指令队列； ♣4个16位段寄存器CS、DS、ES、
SS； ♣20位地址加法器； ♣总线控制部件。
1.1.1 8086微处理器的结构
• 3. BIU和EU的管理
▲二者处于并行的工作状态和重叠的工 作方式； ▲相互配合，协调工作； ▲充分利用总线实现最大限度的信息传 输，提高了程序的执行速度。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
分时复用的地址/状态线，
作地址线时，用A19－A16与 AD15－AD0一起构成访问 存储器的20位物理地址。 注意：当CPU访问I/O端口时， A19－A16保持为0。
14
8086CPU外部引脚
2、A19/S6－A16/S3（Address /Status） 分时复用的地址/状态线， 作状态线时， S6－S3用来输出状态 信息。 S4－S3用来确定当前使用的段 寄存器。
存储器或I/O端口访问信号， 三态输出。 高电平：表示CPU正在访问 存储器。 低电平：表示CPU正在访问 I/O端口。
18
8086CPU外部引脚
6、BHE/S7(Bus High Enable/Status) 总线高字节有效信号
该信号三态输出，低电平有效。
用来表示数据总线上的数据是否有效
BHE
0 0 1 1
S6 恒保持为0。
16
8086CPU外部引脚
3、RD(Read) 读信号，三态输出，低电平有效。 表示当前CPU正在读存储器或I/O端口。 4、WR(Write) 写信号，三态输出，低电平有效。 表示当前CPU正在写存储器或I/O端口。
17
8086CPU外部引脚
５、M/IO(Memory/IO)
– – – – 引脚的功能 信号的流向 有效电平 三态能力
输出正常的低电平、 高电平外，还可以 输出高阻的第三态
7
8
8086CPU外部引脚
8088/8086CPU都具有40条引脚，
采用双列直插式封装，有的引脚具
有双功能。
① 为了减少芯片的引线，
8088/8086的许多引脚具有双重定
义和功能，采用分时利用方式工作， 即在不同时刻，这些引线上的信号 是不相同的。
高电平：表示CPU要访问的存储器 或I/O端口已为传送做好准备。
无效时：CPU插入一个或几个等待 周期TW，直到READY信号有效为 止。
20
8086CPU外部引脚
8、TEST 测试信号，由外部输入， 低电平有效。 当CPU执行WAIT指令时，每隔5个 时钟周期对TEST进行一次测试。
有效：CPU执行下一条指令。 无效：CPU处于等待状态。
25
8086CPU外部引脚
13、HOLD（Hold Request） 总线请求信号，由外部输入， 高电平有效。 通过此引脚总线的主控者向CPU 请求使用总线。 14、HLDA（Hold Acknowlege） 总线响应信号，向外部输出， 高电平有效。 CPU一旦测试到HOLD请求时，就在 当前总线周期结束时，使HLDA有 效，表示响应这一总线请求，并立即 让出总线使用权。
3
教学方法
1. 多媒体演示 2. 提问式，启发式
教学时数
2
4
思路
1. 微型计算机系统结构 2. 微型计算机内部结构及各部件的结 构和功能 3. 微处理器的外部引脚
5
8086微处理器知识点
8086微处理器引脚信号 8086微处理器典型时序分析
6
• 学习外部特性,首先了解其引脚信号，关 注以下几个方面：
23
8086CPU外部引脚
11、INTA (Interrupt Acknowledge) 中断响应信号，向外部输出，低电 平有效。 表示CPU响应了外部发来的INTR 信号。
24
8086CPU外部引脚
12、RESET 复位信号，由外部输入，
高电平有效
RESET信号至少保持4个时钟周 期。CPU接收到该信号后，停止操 作，并将标志寄存器，段寄存器， 指令指针IP和指令队列等复位到初 始状态。
21
8086CPU外部引脚
9、INTR (Interrupt Request)
可屏蔽中断请求信号，由外部输入， 高电平有效。 高电平：表示外部向CPU发出中断 请求。
CPU一旦测试到中断请求信号，并 且IF=1时，暂停正在执行的操作转 入中断响应周期。
22
8086CPU外部引脚
10、NMI (Non-Mackable Interrupt Reguest) 不可屏蔽中断请求信号， CPU一旦测试到NMI有效信号，当 前指令执行完后就自动响应中断。
10
逻辑门
A B A B 与 Y A B A B 与 非 Y A B C 与 Y
或
Y
或 非
Y
A B C
或
Y
A
非
Y
一般逻辑门只有两种输出状态： 高电平 低电平
11
三态门
A
EN
Y
高电平 低电平 高阻态 三态门
A
Y
高电平 低电平
逻辑门
三态门比逻辑门增加了一个控制端EN（又称高能端）当
控制端有效时，三态门处于工作态，否则处于高阻态
高阻态：相当于该门和它连接的电路处于断开的状态.主
要是用于总线的连接,因为总线只允许同时有一个使用者。
12
8086/8088CPU外部引脚
1、AD15－AD0（Address Data Bus） 分时复用的地址/数据线， 传送地址时三态输出。 传送数据时可双向三态 输入/输出。
13
8086CPU外部引脚
AD0
0 1 0 1
总线使用情况
16位数据总线上进行字传 送 高8位数据总线上进行字 节传送 低8位数据总线上进行字 节传送 无效
19
8086CPU外部引脚
7、READy
准备就绪信号，由外部输入，高电平 有效。它是由被访问的内存或I/O设备 发出的响应信号，当其有效时，表示 存储器或I/O设备已准备好，CPU可以 进行数据传送。
李建俊 电子工业出版社
1
教学目标及要求
1. 微型计算机原理的定义 2. 掌握微型计算机的基本结构 3. 掌握微型计算机内部各部件的功能 4. 掌握8086CPU各引脚的功能 5. 了解8086/8088的区别
2
教学重点及难点
重点： • 微型计算机内部各部件的功能 难点： • 8086各引脚的功能
② 8088/8086的最大和最小两种工
作模式可以通过引脚选择
9
基本概念
1、引脚的功能：即引脚的定义，其 名字反映了该信号的作用即含义。 2、信号的流向：信号从芯片输出， 还是从外部输入芯片，或双向。 3、有效电平：使引脚起作用的逻辑 电平。
4、三态能力：有些引脚除了能正常 输入输出外，还能输出高阻状态，此 时表示芯片已放弃了对该引脚的控制， 使之悬空，以方便其他设备接管对它 的控制
S4 0
S3 0
段寄存器 ES
0 1 1
1 0 1
SS CS(I9/S6－A16/S3（Address /Status） 分时复用的地址/状态线。
S4 0 0 1 1
S3 0 1 0 1
段寄存器 ES SS CS(I/O,INT) DS
S5 用来表示中断标志状态。 当IF＝1时， S5置1。