8086微处理器及其系统
第2章-8086微处理器part2
8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
第03-1章. 80868088微处理器及其系统
3.1.1、8086／8088CPU的内部结构
执行单元（ Execute Unit ） 总线接口单元 （ Bus Interface Unit ）
8088的内部结构
AH BH CH DH AL BL CL DL SP BP SI DI
16位
地址 加法 器
∑
20位
通用 寄存器
CS DS SS ES IP 内部暂存器
PA的书写方式：
段地址：段内偏移
如：1121H : 2200H=11210+2200=13410H
已知CS=1055H，DS=250AH，ES=2EF0H， SS=8FF0H，DS段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布 2)指出各段首地址 10550H CS 3)该操作数的物理地址=？
2.地址加法器和段寄存器
BIU中的地址加法器用来实现逻辑地址到物理地址的变换 8086采用了 “段加偏移”的技术。
15 0 15 0
逻辑地址
段基值
3 0
偏移量
0000
各段寄存器分别来存放确定各段的 起始地址的16位段地址信息
寻址单元的16位偏移地址
Σ
19 0
物理地址
物理地址
左移4位后的段寄存器的内容同时 送到地址加法器进行相加
CH DH CL DL
地址 加法 器
∑
20位
CS DS SS ES IP 内部暂存器
16位
输入/输出 控制电路 外 部 总 线
1 2
8位
3 4
把EU的操作结果存储 标志寄存器 到指定的M或I/O口。
执行部件 (EU)
指令队列
总线接口部件 (BIU)
第2章 8086微处理器及其系统PPT课件
5
15 ~12 11 10 9 8 7 6 5 4 3 2 1 0 OF DF IF TF SF ZF ― AF ― PF ― CF
例：对于物理地址01023H单元
可以表为0100H：0023H PA=0100H×10H+0023H =01023H
也可表为0102H：0003H PA=0102H×10H+0003H =01023H
CS DS SS
段 寄
ES 存
IP 器
指令指针寄存器
总线 控制
逻辑 外部总线
123456
指令队列 3
内部寄存器
● 8086共有8个16位的内部寄存器，分为两组：
AX
AH AL
BX
BH
BL
CX DX
CH DH
CL DL
●通用寄存器
SP BP●指针和变址寄来自器SIDI●四S个P(通St用ac数k P据o寄int存er器RAegXis、teBr)X堆、栈C指X针、寄DX存均器可用 ●作B1P6位( B寄as存ic器Po也in可ter用R作eg8is为ter寄)基存址器指。针用寄作存8 位器寄 ●存S器I(分So别ur记ce作In：deAxHR、egAisLte、r)源BH变、址B寄L、存C器H、CL、
第 2 章 80X86微处理器
2.1 8086微处理器 2.2 8086系统的存储器组织及I/O组织 2.3 8086系统配置 2.4 8086的操作时序
1
2.1 8086微处理器
1978年，Intel公司推出16位微处理器8086。
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
8086微处理器-指令系统思维导图,脑图
8086微处理器指令系统数据传送数据传送指令可完成寄存器与寄存器之间、寄存器与存储器之间以及寄存器与I/O 端口之间的字节或字传送，它们共同的特点是不影响标志寄存器的内容通用数据传送指令MOV 传送指令格式： MOV 目标，源指令功能：将源操作数（一个字节或一个字）传送到目标操作数。
源操作数可以是8/16位通用寄存器、段寄存器、存储器中的某个字节/字或者是8/16 位的立即数。
堆栈操作指令后进先出的规则存取信息堆栈指针信息存入堆栈时，堆栈指针将自动减量，并将信息存入堆栈指针所指出的存储单元当需要从堆栈中取出信息时，也将从堆栈指针所指出的存储单元读出信息，并自动将堆栈指针增量堆栈指针始终指向堆栈中最后存入信息的那个单元栈顶不断移动、动端堆栈区的另一端则是固定不变的栈底PUSH 入栈指令格式： PUSH 源指令功能：将源操作数压入堆栈。
源操作数可以是16 位通用寄存器、段寄存器或者是存储器中的数据字。
P38 例 2.12POP 出栈指令格式： POP 目标指令功能：将堆栈中当前栈顶和次栈顶中的数据字弹出送到目标操作数。
目标操作数可以是16 位通用寄存器、段寄存器或者是存储单元。
P39 例 2.13XCHG 交换指令1格式： XCHG 目标，源指令功能：将源操作数与目标操作数（一个字节或一个字）相互交换位置。
源操作数可以是通用寄存器或存储单元。
目标操作数只允许是通用寄存器。
P39 例 2. 14XLAT 换码指令2目标地址传送指令这是一类专用于传送地址码的指令，可用来传送操作数的段地址或偏移地址LEA 有效地址送寄存器指令格式： LEA 目标，源指令功能：将源操作数的有效地址EA 传送到目标操作数。
源操作数必须是存储器操作数。
目标操作数必须是16位通用寄存器。
LDS 指针送寄存器和DS指令格式： LDS 目标，源指令功能：从源操作数所指定的存储单元中取出某变扯的地址指针（共4 个字节），将其前两个字节（即变量的偏移地址）传送到目标操作数，后两个字节（即变量的段地址）传送到DS 段寄存器中。
8086微处理器的功能与结构
8086微处理器的功能与结构四、80x86微处理器的结构和功能(一)80x86微处理器1.8086/8088主要特征(1)16位数据总线(8088外部数据总线为8位)。
(2)20位地址总线，其中低16位与数据总线复用。
可直接寻址1MB存储器空间。
(3)24位操作数寻址方式。
(4)16位端口地址线可寻址64K个I/O端口。
(5)7种基本寻址方式。
有99条基本指令。
具有对字节、字和字块进行操作的能力。
(6)可处理内部软件和外部硬件中断。
中断源多达256个。
(7)支持单处理器、多处理器系统工作。
2.8086微处理器内部结构8086微处理器的内部结构由两大部分组成，即执行部件EU(Execution Unit)和总线接口部件BIU(Bus Interface Unit)。
和一般的计算机中央处理器相比较，8086的EU相当于运算器，而BIU则类拟于控制器。
3.8086最小模式与最大模式及其系统配置最小模式在结构上的特点表现为:系统中的全部控制信号直接来自8086CPU。
与最小模式相比，最明显的不同是系统中的全部控制信息号不再由8086直接提供，而是由一个专用的总线控制器8288输出的。
4.8087与8089处理机简述(1)8087协处理机8087协处理机与8086组合在一起工作，以弥补8086在数值运算能力方面的不足，所以它又称为协处理机。
(2)8089I/O处理机8089是一个带智能的I/O接口电路，相当于大型机中的通道，它将CPU的处理能力与DMA控制器结合在一起。
它具有52条基本指令，1MB的寻址能力，包含两个DMA通道。
8089也可以与8086联合在一起工作，执行自己的指令，进行I/O 操作，只在必需时才与8086进行联系。
在8089的控制下，可以进行外设与存储器之间、存储器与存储器之间以及外设与外设之间的数据传输。
同时，8089还可以设定多种终止数据传输的方式。
5.总线时序一个基本的总线周期包括4个时钟周期，即4个时钟状态T 1 、T2 、T3 和T4 。
8086系统结构与8086CPU详解
8086系统结构与8086CPU详解8086是Intel公司于1978年推出的16位微处理器，是第一个被广泛应用于个人电脑的微处理器。
指令执行单元是8086的核心部分，它包括指令队列和执行单元。
指令队列用于存储将要执行的指令，执行单元根据指令队列中的指令来执行相应的操作。
8086采用流水线执行模式，使指令的执行更高效。
8086有14个寄存器，其中有4个通用寄存器AX、BX、CX和DX，其分别可以作为数据寄存器、地址寄存器、指针寄存器和变址寄存器使用。
AX寄存器可以拆分为两个独立的8位寄存器AH和AL，分别用于存储高8位和低8位数据。
除了通用寄存器外，8086还有4个段寄存器CS、DS、ES和SS，用于存储程序的代码段、数据段和堆栈段的物理地址。
内存管理单元用于实现8086的内存管理功能。
8086采用分段分页的内存管理模式，通过段寄存器和偏移地址来访问内存。
段寄存器存储段的起始地址，偏移地址表示从段起始地址开始的偏移量。
通过这种方式，8086可以寻址1MB的内存空间。
8086使用外部总线与其他设备进行通信。
它包括地址总线、数据总线和控制总线。
地址总线用于传输地址信息，数据总线用于传输数据，控制总线用于传输控制信号。
8086的地址总线宽度为20位，可以寻址1MB的内存空间。
除了系统结构，了解8086的CPU结构也是很重要的。
8086包括指令流水线、ALU、寄存器组、时钟和控制单元等部分。
指令流水线用于提高指令执行的效率，将指令的执行过程分为取指令、译码、执行和写回四个阶段，并行地执行不同的指令。
ALU（算术逻辑单元）用于进行算术和逻辑运算。
寄存器组包括通用寄存器和段寄存器，用于存储数据和地址信息。
8086的时钟是由外部提供的，它通过时钟和控制单元来对指令的执行进行控制。
总的来说，8086的系统结构和CPU结构共同组成了一个完整的微处理器系统。
通过了解其结构，可以更好地理解8086的工作原理和性能特点，为编程和系统设计提供指导。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
有些指令约定以AX(或AL)为源或目的寄存器。
BX(BH,BL)基址寄存器
BX可用作间接寻址的地址寄存器和基地址寄存器， BH、BL可用作8位通用数据寄存器。
8086微处理器及其系统
图2-1 8086CPU内部结构
8086微处理器及其系统
CX(CH,CL)计数寄存器
CX在循环和串操作中操作中充当计数器，指令执行 后CX内容自动修改。
DX(DH,DL)数据寄存器
除用作通用寄存器外，在I/O指令中可用作端口地址寄存器， 乘除指令中用作辅助累加器。
指针和变址寄存器
● BP( Basic Pointer Register)基址指针寄存器 ● SP(Stack Pointer Register)堆栈指针寄存器 ● SI(Source Index Register)源变址寄存器 ● DI(Destination Index Register)目的变址寄存器
8086微处理器及其系统
2.1.2 8086的引脚及其功能 ● 8086总线周期 ● 8086的引脚及功能
8086总线周期
T1
T2
T3
Tw
T4
T1
T1
图 2-3 典型的8086总线周期时序
8086微处理器及其系统
T1状态 ：
----- CPU向多路复用总线上发送地址信息，指出要寻址的内存单元 地址或I/O端口地址。
4. 指令队列缓冲器 ----- 是一个与CPU速度相匹配的高速缓冲寄存器。 5.总线控制逻辑 ----- 是CPU外部三总线（AB、DB、CB）的控制电路，它控制CPU与 其他部件交换数据、地址、状态及控制信息。
8086微处理器及其系统
总线接口部件和执行部件的管理
当8086指令队列中有2字节空闲时，总线接口部件就自动将指令从内存 中预取到指令队列缓冲器中。
8086微处理器及其系统
算术逻辑单元(ALU)及标志寄存器
●标志寄存器（Flag Register）共有16位，其中7位未用。标志寄存器 内容如图：
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 OF DF IF TF SF ZF ― ― AF ― ― PF ― ― CF
执行部件
●内部寄存器 ●算术逻辑运算单元(ALU)及标志寄存器 ●内部控制逻辑电路
8086微处理器及其系统
内部寄存器 ● 8086共有8个16位的内部寄存器，分为两组：
通用寄存器
●通用寄存器 ●指针和变址寄存器
●四个通用数据寄存器AX、BX、CX、DX均可用作16 位寄存器也可用作8 为寄存器。用作8 位寄存器分别记作： AH、AL、BH、BL、CH、CL、DH、DL。
-----反映运算结果中“1”的个数的奇偶性，主要用于判断数据 传送过程中是否出错。
● AF(Auxiliary Flag)辅助进位标志
-----加减运算时，若D3向D4产生了进位或借位则AF=1。否则 AF=0。在BCD码运算时，该标志用于十进制调整。
8086微处理器及其系统
● ZF(Zero Flag)零标志
8086微处理器及其系统
控制标志
●共3位，用于控制机器或程序的某些运行过程。
● DF(Direction Flag)方向标志 ----terrupt Flag)中断允许标志 ----- 用于控制CPU是否允许相应可屏蔽中断请求。
● TF(Trap Flag)陷阱标志 ----- 用于单步操作。
-----反映计算结果是否为0。若结果为零则ZF=1，否则ZF=0。
● SF(Sign Flag)符号标志
-----反映计算结果最高位即符号位的状态。如果运算结果的最高位 为1则SF=1（对带符号数即为负数），否则SF=0（对带符号数 即为正数）。
● OF(Overflow Flag)溢出标志
-----反映运算结果是否超出了带符号数的表数范围。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续 指令自动向前推进。EU要花几个时钟周期执行指令，指令执行中若需要访 问内存或I/O设备，EU就向BIU申请总线周期，若BIU总线空闲，则立即响 应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
当指令队列已满，EU又没有申请总线时，则总线空闲。 遇到转移、调用及返回指令时，原先预取到指令队列中的指令已不再 有用，BIU就自动清除指令队列中已有内容，从转移、调用或返回的新地址 开始，重新从内存中预读取指令并填充指令队列。
T2状态 ：
----- CPU从总线上撤消地址，使总线低16位呈现高阻状态，为数据 传输作准备。
T3状态 ：
----- 总线低16位上出现CPU要写出的数据或准备读入的数据。
T4状态 ：
----- 总线周期结束，若为总线读周期则在T4前沿将数据读入CPU。
8086微处理器及其系统
8086CPU的引脚及功能
在最小模式和最大模式下的通用引脚： 1. GND(地)和Vcc电源。Vcc引脚接+5V电源， GND引脚接地。 2. AD15~AD0(Address Data Bus)地址/数据复用引脚，双向、三态。 3. A19/S6~A16/S3(Address/Status)地址/状态复用引脚，输出、三态。 4. BHE/S7(Bus High Enable/Status)高8位数据线允许/状态复用引脚，
1.条件标志
-----共6位，用于寄存程序运行的状态信息，这些标志往往用作后续指令
判断的依据。 2.控制标志
-----共3位，用于控制机器或程序的某些运行过程。
8086微处理器及其系统
条件标志
● CF(Carry Flag)进位标志
-----反映在运算结果的最高位有无进位或借位。
● PF(Parity Flag)奇偶标志
第 2 章 8086微处理器及其系统
2.1 8086微处理器简介 2.2 8086系统的存储器组织及I/O组织 2.3 8086系统的工作模式 2.4 8086的操作时序
8086微处理器及其系统
2.1 8086微处理器简介 2.1.1 8086的编程结构
●执行部件（EU） ●总线接口部件（BIU）
内部控制逻辑电路
8086微处理器及其系统
总线接口部件
1.段地址寄存器(CS、DS、SS、ES) ----- 用于存放段地址的寄存器称为段寄存器，根据其主要用途，计有代码 段寄存器CS、数据段寄存器DS、堆栈段寄器SS、附加段寄存器ES。
2.地址加法器 ----- 用于产生20 位物理地址。
3. 指令指针寄存器(IP) ----- 又称程序计数器，是16位寄存器。