微机原理及应用 —— 8086微处理器
微机原理与接口课程设计基于8086微处理器和8255A芯片的汽车信号灯微机控制系统的设计与实现
课程设计题目汽车信号灯目录一、设计目的 (2)二、系统硬件设计 (3)三、系统软件设计 (9)四、系统调试及结果 (15)五、总结和体会 (16)六、参考文献 (16)一、设计目的通过所学知识和现代计算机技术来模拟模拟汽车信号灯控制系统，把所学的理论的知识用到现实实践中去，加强了对理论知识的理解和记忆。
展示了计算机技术在汽车行业的应用。
设计出汽车信号灯微机控制系统。
汽车信号灯的作用是大家所熟知的，汽车通过显示不同的信号灯来告诉前后左右的行车者本汽车正在进行的操作，本控制系统采用8086微处理器作为处理器和可编程的8255A芯片来模拟汽车信号灯控制系统。
通过在实验箱上分别按K1，K2，K3和K4键来显示汽车左转、右转，前进和后退等状态。
左/右转弯开关K1,K2闭合时，对应的仪表板左/右转弯指示灯、左/右转弯头灯和左/右转弯尾灯闪烁；紧急开关闭合时，所有仪表板左右转弯灯、左右转弯头灯和左右转弯尾灯闪烁；当用户按K3时,也即踩刹车时，刹车开关闭合，刹车灯（左右红色尾灯）亮;停靠时(合上停靠开关)，即按K4键时,所有的灯闪烁。
所需执行的操作由相应的开关状态反映，所需控制的信号灯有仪表板左/右转弯灯、暂停灯、照明远灯和照明近灯共五类类灯.二、系统硬件设计1.硬件连接图：利用8088驱动8255 8253来连接外部电路。
2.器件选择：CPU(8088) 1个发光二极管 5个74ALS373 2个电阻 5个74ALS245 1个 74LS00 5个8255 1个控制开关 5个8253 1个3、8088,8255,8253功能及说明8088的引脚包括20根地址线,16根数据线及控制线,状态线,时钟,电源和地线等,大致可分五大类.第一类只传送一种信息,第二类每个引脚电平的高低代表不同信息,第三类代表不同的工作方式,第四类每个引脚可以传送两种信息,第五类引脚在输入和输出时分别传送不同的信息.同时还要地址锁存器及数据总线收发器来构成最小系统.因本电路用到各种比较重要的芯片，因此有必要对芯片进行简要介绍。
微机原理第3章8086指令系统
微机原理第3章8086指令系统8086是Intel公司推出的一种16位微处理器，是x86架构的第一代处理器。
8086指令系统是8086微处理器所支持的指令集合，本章将介绍8086指令系统的基本特性和指令编码格式。
8086指令系统采用变长指令编码格式，指令长度可以是1个字节到多个字节，提供了多种寻址方式和丰富的操作类型。
8086指令系统共支持256条标准指令，可以执行各种算术逻辑运算、数据传输和控制流操作。
8086指令由操作码和操作数组成。
操作码指示了执行的具体操作，操作数则是操作码所针对的数据。
8086指令系统提供了多种寻址方式，包括立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、寄存器相对寻址和基址变址寻址等。
立即寻址是将常数或数据直接作为操作数，如MOVAX,1000H，表示将立即数1000H传送到AX寄存器。
直接寻址是通过指定一个内存单元的地址来作为操作数，如MOVAL,[BX]，表示将BX寄存器指向的内存单元的内容传送到AL寄存器。
寄存器寻址是直接将一个寄存器作为操作数，如MOVAX,BX，表示将BX寄存器的内容传送到AX寄存器。
除了寻址方式，8086指令系统还提供了多种操作类型，如算术逻辑运算、数据传输和控制流操作等。
算术逻辑运算可以进行加、减、乘、除等数学运算，如ADD、SUB、MUL、DIV等指令。
数据传输可以进行数据的读取和存储操作，如MOV、PUSH、POP等指令。
控制流操作可以用于程序的跳转和条件判断，如JMP、JZ、JC等指令。
8086指令系统还支持多种数据类型的操作，包括字节、字和双字等。
字节操作是对8位数据进行操作，字操作是对16位数据进行操作，双字操作是对32位数据进行操作。
指令的操作数大小可以根据需要选择合适的寄存器或内存单元。
总之，8086指令系统是8086微处理器所支持的指令集合，提供了多种寻址方式和操作类型，支持多种数据类型的操作。
通过掌握8086指令系统，可以编写出高效、精确的8086汇编程序，实现各种功能和算法。
8086cpu
8086 CPU简介8086 是英特尔（Intel）公司于 1978 年推出的 16 位微处理器。
它是最早的 x86 微处理器之一，被广泛应用于个人电脑（PC）的起步阶段，对于计算机技术的发展和普及起到了重要的推动作用。
本文将介绍 8086 CPU 的基本特征、工作原理和应用领域。
8086 CPU 的特点1.16 位架构： 8086 CPU 是一种 16 位微处理器，相对于 8 位微处理器，它能够处理更多的数据，提高计算机的处理能力。
2.寻址能力强： 8086 CPU 支持 1MB 的物理内存寻址，这在当时是非常先进的。
它通过分段的方式来实现 1MB 内存的寻址，其中代码段和数据段的概念对于内存管理非常重要。
3.复杂指令集： 8086 CPU 拥有丰富的指令集，包括算术运算、逻辑运算、条件分支、循环等指令。
这使得编程人员能够更灵活地进行程序设计。
4.支持多种工作模式： 8086 CPU 支持实模式和保护模式两种工作模式，实模式是与早期的 8080 和 8085 微处理器兼容的模式，保护模式则是为了在用户程序和操作系统之间提供更高的安全性和稳定性。
8086 CPU 的工作原理8086 CPU 主要包括以下几个部分：1.总线接口单元（BIU）：负责处理与外部器件之间的数据传输，例如内存读写、I/O 设备访问等。
2.执行单元（EU）：负责指令的解码和执行，包括算术逻辑运算、数据传输等操作。
3.时钟发生器（CLK）：生成 CPU 的时钟信号，控制CPU 的工作频率。
8086 CPU 的工作过程如下：1.取指令（Fetch）： BIU 从指令队列（Instrution Queue）中读取指令，并将其送往指令寄存器（Instruction Register）中进行解码。
2.解码指令（Decode）： EU 解码指令，并将执行所需的数据从寄存器堆或内存中读取出来。
3.执行指令（Execute）： EU 执行指令中的操作，包括算术运算、逻辑运算、数据传输等。
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
微机原理-8086CPU介绍
DQ
CLK
DO0
STB接8086CPU的
DI1
DO1
ALE引脚，利用
DI2
DO2
ALE的下降沿锁存
DI3
DO3
地址和BHE信号。
DI4
DO4
DI5
DO5
OE为三态门的开启
DI6
DO6
信号。
DI7
DO7
STB
OE
8282内部逻辑图
5.1.2 最小方式下引脚定义和系统总线结构
三、 8282、8286和8284A A0 B0 2．总线收发器8286
第五章 8086CPU总线结构和时序
5.1 8086系统总线结构 5.2 8086系统总线时序
5.1 8086系统总线结构
两级总线：微处理器级总线——CPU的输入输出引脚； 系统级总线——CPU通过微处理器级总线和其它逻辑电 路连接组成主机板系统，形成系统级总线。
总线控制逻辑：微处理器级总线和系统级总线之间的接 口逻辑电路。
TEST
READY
RESET
5.1.1 两种工作方式下的公用引脚
公用控制总线
（1）MN/MX（输入）：工 作方式设置引脚。
（2）RD（输出）：读控制 输出信号，低电平有效。
（3）NMI（输入）：非可 屏蔽中断请求信号，上升沿 有效。
（4）INTR（输入）：可屏 蔽中断请求信号，高电平有 效。IF=1，允许；IF=0，屏 蔽。
3片8282锁存20位地址信息和BHE ，2片8286作为16位数据收发器。
VCC
MN/MX
VCC
RD
8284
RES
CLK READY
RESET
WR
微机原理及应用 —— 8086微处理器
指令周期
1、执行一条指令所需要的时间称为指令周期。 执行一条指令的时间是取指令、执行指令、 取操作数、存放结果所需时间的总和。用所 需的时钟周期数表示。
指令周期
2、不同指令的执行时间(即指令周期)是不同的; 同一类型的指令，操作数不同，指令周期也不同。
MOV MUL BX, AX BL 2个T周期 个 周期 70~77个T周期 个 周期 14个T周期 个 周期
3.控制寄存器 IP PSW
IP 指令指针寄存器 用来控制CPU的指令执行顺序，它 和代码段寄存器CS一起可以确定当前所要取的指令的内存地 址。 PSW 状态。 用来存放8086 CPU在工作过程中的
标志寄存器
8086的编程结构 的编程结构——执行部件 执行部件 的编程结构
PSW 唯一能按位操作的寄存器 只定义了其中9位，另外7位未定义（不用） 6位状态标志：OF、SF、ZF、PF、CF、AF 3位控制标志：DF、IF、TF 反映指令对数据作用之后，结果的状态（不是结果本身）。 这些状态将控制后续指令的执行。
•系统的复位 系统的复位 和启动 •总线操作 总线操作 •中断操作和 中断操作和 中断系统
•8086的存储 8086的存储 8086 器组织 •8086的I/O 8086的 8086 组织
16位微处理器 位微处理器8086 位微处理器
8086/8088微处理器内部结构 1 8086/8088微处理器内部结构 8086/8088微处理器中的内部寄存器 2 8086/8088微处理器中的内部寄存器 8086/8088微处理器外部基本引脚与工作模式 3 8086/8088微处理器外部基本引脚与工作模式 8086/8088的存储器组织 4 8086/8088的存储器组织 CPU的工作时序 5 8086 CPU的工作时序 6 系统总线的形成
微机原理第三章：8086微处理器结构
4．8086 和8088 二者的指令系统完全兼容
（1）有24 种寻址方式，具有乘、除法指令等。 （2）取指令和执行指令的操作并行运行，运行速度大大提高。
（3）具有最小模式和最大模式，应用领域宽广，适应性强。
（4）可方便地和数据处理器8087、I/O 处理器8089 或其它处理器 组成多处理机系统，提高数据处理能力和输人输出能力。
代码段寄存器 CS 标 志 寄 存 器
数据段寄存器 DS
堆栈段寄存器 SS
附加段寄存器 ES
由于8086/8088 CPU 可直接寻址的存储器空间是1M字节，直接寻址需要 20位地址码，而所有的内部寄存器都是16位的，用这些寄存器只能寻址 64K字节，为此需要采取分段技术来解决这个问题。
表3.1
通用寄存器的隐含使用
程序调试过程中。
3.1.2 8086/8088 的寄存器结构
四、指令指针寄存器 IP ★ 16 位的指令指针寄存器 IP 用来存放将要执行的下一条 指令在代码段中的偏移地址。 ★ 在程序运行过程中，BIU 可修改 IP 中的内容，使它始终 指向将要执行的下一条指令。 ★ 程序不能直接访问 IP，但可通过某些指令修改 IP 内容。 ★ 如遇到转移类指令，则将转移目标地址送人IP中，以实 现程序的转移。
★ 规则字的读／写操作可以一次完成。由于两个存储体上的地址
线 A19～A1 是连在一起的，只要使 A0＝０，BHE＝０，就可 以实现一次在两个存储体中对一个字的读／写操作。 ★ 读写的是从奇地址开始的字（高字节在偶体中，低字节在奇体 中），这种字的存放规则称为“非规则字”或“非对准字”。 ★ 非规则字的读／写，需要两次访问存储器才能完成。 第一次访问存储器读／写奇地址中的字节；
三、标志寄存器 FR
8086的工作原理
8086的工作原理8086微处理器是一种基于x86指令集架构的微处理器。
它采用了复杂指令集计算机（CISC）架构，具有16位数据总线、20位地址总线和8位数据总线。
其工作原理可以概括如下：1. 取指令（Instruction Fetch）：8086从内部或外部的存储器中获取指令。
首先，它将程序计数器（PC）指向下一条要执行的指令的地址。
然后，根据PC中存储的地址，将指令从存储器中读取到指令寄存器（IR）中。
2. 指令译码（Instruction Decode）：8086将从指令寄存器中取得的指令进行解码，确定指令类型以及需要的操作数。
3. 操作数获取（Operand Fetch）：根据指令译码的结果确定需要的操作数，并从内部或外部存储器中获取这些操作数。
8086可以以不同的寻址方式访问存储器。
4. 执行指令（Execute）：根据指令的操作码和所获得的操作数，在算术逻辑单元（ALU）中执行相应的操作。
这可能包括运算、转移、逻辑操作等。
5. 存储结果（Result Storage）：计算后的结果可以存储在寄存器中，也可以写入内部或外部存储器。
除了以上的基本步骤外，8086还包括一些附加的功能。
例如，它具有分段机制，可以将内存分割为多个段，并使用段寄存器和偏移量来访问内存。
它还具有中断和异常处理机制，可以响应外部设备的中断请求并进行相关的处理。
此外，8086还包括了一些特殊寄存器，如标志寄存器（FLAGS）用于存储和判断运算结果的条件。
总的来说，8086微处理器的工作原理涉及指令的获取、解码、操作数的获取、指令的执行以及结果的存储等多个步骤，通过这些步骤完成了对指令的执行和数据的处理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
例
MOV [ BX ], AX
指令周期
3、 执行指令的过程中，需从存储器或I/O端口读 取或存放数据， 故一个指令周期通常包含若干个总 线周期。
例1
执行 MOV BX, AX 包含: 取指令 存储器读周期
例2 执行ADD [ BX ], AX 包含:
1) 取指令 2) 取 ( DS:BX )内存单元操作数 3) 存放结果到 ( DS:BX )内存单元 存储器读周期 存储器读周期 存储器写周期
6.输入/出控制电路
输入/出控制电路控制CPU与外部电路的数据交换。
8086的编程结构 的编程结构——执行部件 执行部件 的编程结构
1.数据寄存器组 功能：存放操作数和中间结果。 AH 累加器 存放参加运算的操作数和运算结果，所有 寄存器 用 途 寄存器均可作累加器，有些指令约定AX（AL）寄存器 AX AL 为累加器，如乘法、除法、I/O出指令。 AX 字乘法，字除法，字I/O BH 基址寄存器 计算地址时用作基地址寄存器，用于扩 字节乘，字节除，字节I/O，十进制算术运算 展寻址，起变址作用。 BXAL BL AH 字节乘，字节除 CH 计数寄存器 在某些指令中作隐含的计数器，如循环 BX 转移 操作、串操作及移位操作等。 CX CL CX 串操作，循环次数 DH 数据寄存器 存放操作数和列表数据， 在某些I/O操作 CL 变量移位，循环控制 期间，用来保存I/O端口地址，在乘除运算中有专用。 DX DL DX 字节乘，字节除，间接I/O
寄存器
123456
8088 8086
件 BIU BIU
器
8086的编程结构 的编程结构——总线接口部件 总线接口部件 的编程结构
1.段寄存器 CS 代码段寄存器
保存当前执行程序所在段的段基址
DS 数据段寄存器
保存数据段的段基址。数据段是用来保存当前程序中的操作数和变量。
SS 堆栈段寄存器
保存有堆栈段的段基址
•系统的复位 系统的复位 和启动 •总线操作 总线操作 •中断操作和 中断操作和 中断系统
•8086的存储 8086的存储 8086 器组织 •8086的I/O 8086的 8086 组织
16位微处理器 位微处理器8086 位微处理器
8086/8088微处理器内部结构 1 8086/8088微处理器内部结构 8086/8088微处理器中的内部寄存器 2 8086/8088微处理器中的内部寄存器 8086/8088微处理器外部基本引脚与工作模式 3 8086/8088微处理器外部基本引脚与工作模式 8086/8088的存储器组织 4 8086/8088的存储器组织 CPU的工作时序 5 8086 CPU的工作时序 6 系统总线的形成
8086/8088微处理器 —— 引脚功能 微处理器
微机原理及应用 —— 8086微处理器
内
8086 处
编程 结构
引脚信 号和工 作模式
操作和 时序
存储器组 织和I/O I/O组 织和I/O组 织
•总线接口部件 •引脚信号 总线接口部件 引脚信号 •执行部件 •最小模式 执行部件 最小模式 •工作过程 •最大模式 工作过程 最大模式 •总线周期 总线周期
个数相减后， 例：2个数相减后，分析各标志位的值 个数相减后
0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 1
0
0
1
1
0
0
1
0
0
0
0
1
1
0
0
1
0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0
运算结果最高位为0 运算结果最高位为 运算结果本身≠0 运算结果本身 最高位没有借位
地址总线 AB
C P U
存 储 器
I/O 接 口
输 入 设 备
I/O 接 口
输 出 设 备
数据总线 DB
控制总线 CB
总线周期
1、执行一个总线操作所需要的时间称为总线周期。
总 线 操 作 读存储器操作
(取指令、取操作数) 取指令、取操作数 取指令
总线周期 存储器读周期 存储器写周期 I/O 端口读周期 I/O 端口写周期 中断响应周期
0
0
1
1
0
0
1
+
1 0 0 1 0 1 0 1 0 1 1 0 0 1 1 0
运算结果最高位为1 运算结果最高位为 ∴SF=1； ； 运算结果本身≠0 ∴ZF=0； 运算结果本身 ； 最高位没有进位 ∴CF=0； ； 位中1的个数为偶数个 低8位中 的个数为偶数个 ∴PF=1； 位中 ；
第三位向第四位有进位 ∴AF=1； ； 最高位向前没有进位， 次高位向最高位有进位 ，最高位向前没有进位， ∴OF=1⊕0=1 ⊕
=0，8086/8088当前与总线相连 S6=0，8086/8088当前与总线相连 =1， S5=1，允许可屏蔽中断 =0， S5=0，禁止一切可屏蔽中断
ES SS CS DS
8086/8088微处理器 —— 引脚功能 微处理器
NMI 非屏蔽中断，输入，边沿触发，上升沿有效。 非屏蔽中断，输入，边沿触发，上升沿有效。 当该引脚出现有效信号时，CPU执行完指令后， 当该引脚出现有效信号时，CPU执行完指令后，立即响应中 执行完指令后 断，不受IF影响，也不受软件影响，中断类型号是2。 不受IF影响，也不受软件影响，中断类型号是2 IF影响 INTR 可屏蔽中断，输入，电平触发（或边沿触发），高电平有效。 可屏蔽中断，输入，电平触发（或边沿触发），高电平有效。 ），高电平有效 CPU在执行每一条指令的最后一个时钟周期采样该引脚， CPU在执行每一条指令的最后一个时钟周期采样该引脚，若为 在执行每一条指令的最后一个时钟周期采样该引脚 高电平（ IF=1），则响应中断。 高电平（若IF=1），则响应中断。 ），则响应中断 INTA 中断响应信号、输出、低电平有效。 中断响应信号、输出、低电平有效。 信号 发给请求中断请求设备的回答信号。 发给请求中断请求设备的回答信号。 一般发送两个负脉冲信号，第一个通知外设， 一般发送两个负脉冲信号，第一个通知外设，第二个通知中 断源送出中断矢量码（即读取矢量码的选通信号） 断源送出中断矢量码（即读取矢量码的选通信号）
写存储器操作
(将结果存放到内存 将结果存放到内存) 将结果存放到内存
读 I/O 端口操作
(取 I/O 端口中的数 取 端口中的数)
写 I/O 端口操作
(往 I/O 端口写数 往 端口写数)
中断响应操作
总线周期
2、一个基本的总线周期通常包含 4 个T状态，按 时间的先后顺序分别称为T1、T2、T3、T4。
3.控制寄存器 IP PSW
IP 指令指针寄存器 用来控制CPU的指令执行顺序，它 和代码段寄存器CS一起可以确定当前所要取的指令的内存地 址。 PSW 状态。 用来存放8086 CPU在工作过程中的
标志寄存器
8086的编程结构 的编程结构——执行部件 执行部件 的编程结构
PSW 唯一能按位操作的寄存器 只定义了其中9位，另外7位未定义（不用） 6位状态标志：OF、SF、ZF、PF、CF、AF 3位控制标志：DF、IF、TF 反映指令对数据作用之后，结果的状态（不是结果本身）。 这些状态将控制后续指令的执行。
8086
8086/8088微处理器 —— 引脚功能 微处理器
地址/数据复用总线引脚，双向， AD15~AD0 地址/数据复用总线引脚，双向，分时复用构造总线必须 加锁存器，8088的高 位不做复用，地址引脚是单向的。 的高8 加锁存器，8088的高8位不做复用，地址引脚是单向的。 地址/状态复用引脚，单向，分时复用。8086最多可访 A16/S3~A19/S6 地址/状态复用引脚，单向，分时复用。8086最多可访 64K个I/O端口 端口。 问64K个I/O端口。 S4 S3 0 0 0 1 1 0 1 1
T1 CLK 总线周期 T2 T3 T4
指令周期
1、执行一条指令所需要的时间称为指令周期。 执行一条指令的时间是取指令、执行指令、 取操作数、存放结果所需时间的总和。用所 需的时钟周期数表示。
指令周期
2、不同指令的执行时间(即指令周期)是不同的; 同一类型的指令，操作数不同，指令周期也不同。
MOV MUL BX, AX BL 2个T周期 个 周期 70~77个T周期 个 周期 14个T周期 个 周期
指令周期
4、8086CPU取指令、执行指令分别由BIU、EU完成 取指和执行指令可是并行的， 故8086CPU的指令周期 可以不考虑取指时间。
8086/8088微处理器 —— 引脚功能
8086/8088引脚结构图
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD* HLDA* WR* M/IO* DT/R* DEN* ALE* INTA* TEST READY RESET
8086的编程结构 的编程结构——总线接口部件 的编程结构 总线接口部件
5.指令队列缓冲器
8088为4字节，8086为6字节。为FIFO(先进先出)结构。 指令队列至少保持有一条指令，且只要有一条指令，EU就开始执行； 若EU要进行M/IO存取数据，BIU在执行完现行取指操作周期后进行。 当执行转移指令时，EU要求BIU从新的地址中重新取指。队列中原有指 令被清除。新取得的第一条指令直接送EU执行，随后取得的指令填入 队列