高速高精度钟控比较器的设计

合集下载

高速CMOS钟控比较器的设计

ＳＣ０１ｍＣＳ工艺模型和１８Ｖ电源电压下，用Ｈｐｃ对比较器电路进行仿真，果表明在５０ＭＨＭＩ．８ＭＯ．采ｓｉｅ结０ｚ的时钟频率下，度可达０３ｍ功耗仅为２．ｗ。该电路可以应用在高速ＦａｈＡＣ电路中。精．Ｖ，６６ｌＤｓ
ｐｗｅｕｐｙＷａｉｌｔｄｂｐｃ．Ｔｈｅｕｔｆｓｍｕａｉｎｓｏｔａｔｃｎａｈｅｅａｒｓｌｔｎｏ．ｏｒｓｐｌｓｓｍｕａｅｙＨｓｉｅｅｒｓｌｓｏｉｌｔｈｗｔｉａｃｉｖｅｏｕｉｆ０３ｍＶｔａ５０ｏｈｏａ０ＭＨｚｃｏｋｒｔｌｃａｅ，ａｄｔｅｐｗｅｏｓｍｐｉｎｉｎｙ２．ｘ．ＴｅｃｒｕｔｃｎｂｓｄｉｇｓｅｄＦｌｈＡＤＣｄｓｇ．ｎｈｏｒｃｎｕｔｓｏｌ６６ｌｏＷｈｉｃｉａｅｕｅｎｈｉｈ—ｐｅａｓｅｉｎ
Ａｂｓｒｃ：Ｂｓｄｏｒａｌｅ —ａｃｈｏｙ．ａｈｇｓｅｄｃｏｋｄｃｍｐｒｔｒｗａｅｉｎｄ．Ｉｃｎｉｔｆａｐｅｍｐｉｔａｔａｅｎｐｅｍｐｉｒｌｔｈｔｅｒｉｆｉｈ－ｐｅｌｃｅｏａａｏｓｄｓｇｅｔｏｓｓｓｏｒａｌ—
ｉｆｒ，ａｄｃｓｏｉｃｉａｄｏｔｕｕｆｒａｅｎ０．８ＩｍＭＩｅｅｉｉｎｃｒｕｔｎｕｐｔｂｆｅ．Ｂｓｄｏ１ｘＳＣＣＭＯＳｐｃｓｈｏａａｏｉｃｉｗｉ．ｒｅｓ，ｔｅｃｍｐｒｔｒｃｒｕｔｔａ１８Ｖｏｈ

一种应用于高速高精度模数转换器的比较器

ＭＳｇｅｏｕｉｎｐｐｌｅＣ．ＰＳｈｉｈｒｓｌｔｏｉｅｉｄＡＤｎＫｅｒｓｈｇｐｅｄｈｉｈｒｓｌｔｏｙｗｏｄ：ｉｈｓｅｇｅｏｕｉｎＡＤＣ；ｏｐｒｔｒｐｓｔｖｅｄａｋ；ａｃｃｍａａｏ；ｏｉｅｆｅｂｃｌｔｈｉ
内完成正确的比较输出，出现亚稳态（ｔｓｂｌｙｍｅａｔｉｔ）ａｉ
输出。因此，要实现高速高精度流水线ＡＤＣ，其所使用比较器的精度和速度是关键。根据ＡＤＣ的不同性能，出现了多种结构形式的比较器电路。就工作速度而言，有低速、高速和超
ｃｍｐｒｔｒｉｃｕｅｒａｏａａｏｌｄｓａｐｅｍｐｌｅ，ａｄｎｍｉｔｈａｄａｃｏｋｄｉｖｒｅ．ｐｌｉｇｔｏｉｖｅｄｂｃｎｉｒｙａｃｌｃｎｌｃｅｅｔｒＢｙａｐｙｎｐｓｔｅｆｅ — ａｋｉｆａｎｈｅｉｔｃｎｉｕ，ｕｃｅｔｇｉｓｗｅｌｓｓｅｄｏｅｐｅｍｐｉｅｓａｈｅｅＴｈｅｓｅｄｏｅｄｎｍｉａｃｅｈｑｅａｓｆｉｎａｎａｌａｐｅｆｈｒａｌｆｒｉｃｉｖｄ．ｉｔｉｐｅｆｈｙａｃｌｔｈｉｔｓｉｒｖｄｂｍｐｌｙｎｏｃｏｓｃｕｅａｃｎｄｏｈｒｆｅｂａｋｃｒｕｔ．ｍｐｏｅｙｅｏｉｇｔｒｓ —ｏｐｌｄｌｔｈａｔｅｅｄｃｉｃｉｓＴｈｅｃｍｐｒｔｒｉｅｉｎｄａｄｗｏａａｏｓｄｓｇｅｎｓｍｕｌｔｄｉ１．Ｖｉａｅａ０．８ｕｍ１８ＣＭＯＳｔｃｎｌｇｎｅｕｌｓｗｓｔａｔｅｔｈｅｕｒｍｅｔｆａ５０ｎｅｈｏｏｙａｄｔｒｓｔｈｏｈｔｉｍｅｓｔｅｒｑｉｅｎ０ｈｅｏ

一种新型消除失调电压的高速高精度比较器

总619期第9期2017年9月河南科技Henan Science and Technology一种新型消除失调电压的高速高精度比较器郭潘杰（中国空空导弹研究院，河南洛阳471000）摘要：本文提出一种新型消除失调电压的高速高精度CMOS比较器。

该比较器克服传统消除失调技术在信号通路引入电容的缺陷，具有更快的速度。

设计的比较器采用TSMC0.35μm2P4M工艺。

采用CADENCE软件SPECTRE仿真器仿真，该比较器在64MHz的时钟频率下，失调电压减小了92.6%，其延时时间仅为2.68ns，最小分辨率为33μV。

关键词：比较器；前置放大器；消除失调技术中图分类号：TN792文献标识码：A文章编号：1003-5168（2017）09-0045-03A Novel Design of Offset Calibrating High-speed High-resolutionCMOS ComparatorGuo Panjie（China Airborne Missile Academy，Luoyang Henan471000）Abstract:This paper presented a novel design of offset calibrating high-speed high-resolution CMOS com⁃parator,which is consisting of pre-amplifier and latch.The proposed comparator can deal with the shortage that traditional offset calibrating may introduce the capacitor on the access of signal.So comparing to the traditional one,the proposed new designed comparator can work with much more speed.Proposed compara⁃tor circuit is implemented in TSMC0.35um CMOS2P4M technology.It is adopted by the SPECTRE simu⁃lator of CADENCE software.From the result of64MHz clock frequency simulation,it can be seen that the offset is reduced by92.6%and the delay is only2.68ns and the resolution is33μV.Keywords:comparator；pre-amplifier；offset calibrating1介绍在现代通信和信息处理系统中，高性能A/D转换器作为连接模拟和数字世界的重要通道被广泛应用于医学图像、高速数据变换等重要设计领域。

高速比较器的分析与设计

本章小结 ............................................................. 29 结致论 .................................................................. 30 谢 .................................................................. 31
1.2
国内外发展现状分析
比较器是所有模数转换器的关键模块。其性能，尤其是速度、功耗，对整个模数转换器的速度和功耗都有着至关重要的影响。但是传统的比较器很难同时满足模数转换器对速度和功耗的要求，因此需要对传统的电路结构进行更新和改进，以满足应用要求。传统的预放大锁存比较器有较小的延迟时间和低失调、低回踢噪声，但是这些高指标是以高损耗和大的芯片面积为代价的；动态比较器虽然具有速度快、功耗低的优点，但是失调电压和回踢噪声都很大，限制了其在高精度模数转换器中的应用；静态比较器具有较小的回踢噪声，然而其功耗大，比较速度慢，不适于高速模数转换器。关于比较器的研究，综合国际和国内模数转换器发展的情况来看，其趋势是高速和
关键词：高速比较器；CMOS；失调电压
I
兰omparator is one of the most important units in ADCs and widely used in electronic systems.The performances of comparators,such as speed, power consumption,noise, and offset,strongly influence the speed,precision and power consumption of ADCs. Voltage detectors,voltage level transformer,voltage-frequency transformer,sampling/track and hold circuit, zero detectors, peak and delay line detectors all utilize comparators. Based on preamplifier-latch theory,this design of the comparator useing pre-amplifier stage with the structure and dynamic latch structure,on the basis of the traditional structure of high-speed comparator circuit switch,application switching operational amplifier technology, improve the resolution and reduce the transmission delay. the comparator includes a preamplifier circuit of fully differential structure,a regenerative latch whose key components are inverters connected end to end,and a simple output stage which is made up of two cross-coupled NMOS transistor and the PMOS common source amplifier.When clock is low, the difference between input signal and reference signal amplified by preamplifier circuit,Preamplifier circuit get a big bandwidth to achieve high gain in the same time,improve the speed of the comparator effectively,Reduces the input offset voltage of the comparator,comparator output corresponding to logic level.When the clock signal is high,the comparator output is latched to high. Key words： high-speed comparator; CMOS; Offset voltag

高速高精度比较器设计

高速高精度比较器设计
孙宇凯;王尧;王梅梅
【期刊名称】《智能城市应用》
【年(卷),期】2022(5)1
【摘要】随着通讯、视频、声纳等技术发展的越来越快,超高速模数转换器(ADC)的设计也日益重要。

全并行结构(Full Flash)ADC作为首选结构,被应用于超高速中精度ADC。

比较器作为Flash ADC中的重要组成部分,其速度、功耗和噪声决定了ADC的速度、精度和功耗。

文中基于预放大再生锁存理论,基于65nm工艺,设计了一种工作在1GHz时钟周期下的超高速CMOS比较器电路,采用电荷存储失调校准技术使得失调电压15小于5.7mV,并采用可再生latch加速比较器输出电压翻转,可以在一个1GHz时钟周期内完成比较,分辨率在0.3mV左右。

【总页数】4页(P95-98)
【作者】孙宇凯;王尧;王梅梅
【作者单位】中华通信系统有限责任公司河北分公司
【正文语种】中文
【中图分类】TN47
【相关文献】
1.一种用于ADC电路的高速高精度比较器设计
2.ZJ03高速高精度锁定电压比较器的设计
3.高速高精度钟控比较器的设计
4.高速高精度比较器的设计
5.一种高速高精度比较器的设计
因版权原因，仅展示原文概要，查看原文内容请购买。

高速比较器的分析与设计

本章小结 ............................................................. 29 结致论 .................................................................. 30 谢 .................................................................. 31
II
兰州交通大学毕业设........................................................... I Abstract ................................................................ II 1. 绪论 ................................................................ 1 1.1 1.2 1.3 2. 课题背景、目的及意义 ............................................. 1 国内外发展现状分析 ............................................... 1 本文的工作内容和结构安排 ......................................... 2
本章小结 ............................................................. 20 3. MOS 工艺高速比较器电路的设计 ......................................... 21 3.1 3.2 3.3 比较器结构的选择 ................................................ 21 比较器失调的消除 ................................................ 22 MOS 比较器的设计 ................................................ 24 3.3.1 前置放大器的设计 ............................................ 24 3.3.2 判断电路的设计 .............................................. 25 3.3.3 总体设计 .................................................... 25 3.4 电路的仿真 ...................................................... 27

GPS高精度的时钟的设计和实现

GPS高精度的时钟的设计和实现GPS（全球定位系统）是一种基于卫星的导航系统，可以提供非常精确的时间信息。

GPS时钟是通过接收卫星信号并精确计算其到达时刻来获得高精度的时间。

以下是GPS高精度时钟的设计和实施的详细说明。

设计：1.GPS接收器选择：选择高灵敏度和高性能的GPS接收器。

这将确保接收器可以在较差的信号情况下也能正常工作，并提供高精度的时间信息。

2.天线设计：选择一种高质量的GPS天线，以确保接收器能够有效地接收卫星信号。

通过使用高增益的方向性天线，可以提高信号接收的灵敏度。

3.时钟电路设计：设计一个高精度的时钟电路，以确保时间计算的准确性。

该电路可以采用晶体振荡器作为基准时钟源，并使用锁相环（PLL）控制电路来调整和稳定时钟频率。

4.数据处理和计算：GPS接收器会接收到卫星发送的精确时间和位置信息。

使用计算机或微控制器来接收和处理这些数据，并使用GPS接口协议来解码和计算时间。

确保使用高速和高效的计算方法来确保高精度的时间计算。

实施：1.安装天线和接收器：将GPS天线安装在一个高处，远离任何可能导致信号干扰的物体，例如建筑物或大型金属结构。

将接收器连接到天线，并确保信号连接良好。

2.启动接收器和计算设备：启动GPS接收器，并将其连接到计算设备（计算机或微控制器）。

确保设备之间正确配置和通信，以便正确接收和处理GPS数据。

3.数据接收和处理：接收器将开始接收卫星信号，并获取精确的时间和位置信息。

计算设备将接收并处理这些数据，并根据计算算法计算出高精度的时间。

确保实现高速和高效的数据处理和计算方法。

4.时间校准和稳定：根据计算的高精度时间信息，调整时钟电路的频率，并保持其稳定。

使用锁相环控制电路可以自动调整频率。

定期校准电路，以确保准确性和稳定性。

5.系统测试和验证：对GPS高精度时钟进行系统测试和验证，以确保其在不同环境条件下的准确性和稳定性。

使用其他时间参考源（如国家精确时间源）进行对比测试，并进行校准和调整。

高速比较器的设计机理研究

高速比较器的设计机理研究熊召新【摘要】针对高速比较器,定性分析了影响比较器速度的因素,探讨了在设计预放大锁存比较器时,如何调整前置放大器增益大小及减小比较器延时,定量给出比较器的前置放大器的增益及延时时间。

最后基于VIS 0.4μm BCD工艺,使用Hspice进行了电路仿真分析,仿真结果验证了理论分析的正确性。

【期刊名称】《陕西理工大学学报：自然科学版》【年(卷),期】2017(033)006【总页数】6页(P13-18)【关键词】高速比较器;低功耗模拟设计;预放大锁存比较器;BCD工艺【作者】熊召新【作者单位】陕西理工大学物理与电信工程学院,陕西汉中723000;【正文语种】中文【中图分类】TN820.1比较器是模数转换器或数字DC-DC变换器的关键模块之一，决定着A/D和数字DC-DC变换器的速度、精度和功耗指标。

比较器电路是数模混合集成电路中的最基本模块之一，被广泛应用于模数转换器(A/D)[1]、数字DC-DC转换器等电路系统中。

随着数字通信、数字化雷达、软件无线电等技术的高速发展，推动比较器向着快速方向发展。

与此同时，随着半导体技术的发展，半导体器件工艺尺寸的降低，促进在集成电路设计中采用更多低功耗设计技术。

在高速低功耗的模数转换器设计中，比较器是其中的关键模块，其速度、功耗和噪声等性能对模数转换器有着至关重要的影响。

通常采用多级开环比较器[2]、动态锁存再生比较器[3-4]或预放大锁存比较器[5]等结构来获得较高的速度，多级开环比较器能够获得较高的速度和精度，但受到多级放大器带来的带宽限制影响，很难实现非常高的速度。

动态锁存比较器可以实现较高的速度，但是由于其结构限制，失调电压较大，精度较低。

预放大锁存比较器，在动态比较器前增加一级放大器，速度和精度能力较为均衡。

本文以预放大锁存比较器为研究对象，研究了影响比较器速度的主要因素，研究结果表明，预放大器和数字锁存器之间的级间负载电容对比较器前置放大器速度影响较大，实际电路设计中要设法降低级间电容的大小。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

２６Ｗｎｈｃｕａｙｉ０ｉ．ｒｏａｄｔｅａｃｒｃｓ１ｂｔｈｉｕｔｉａｐｉａｌｒｈｇ — ｐｅｉｈｒｓｌｔｎｎｌｇｔ — ｉｉｌｃｎｅｔｒ．Ｔｅｃｒｉｓｐｌｂｅｆｉｈｓｅｄｈｇ — ｅｏｕｉａａｏ —ｏｄｇｔｏｖｒｅｃｃｏｏａ
的设计。
关键词：高速比较器：高精度比较器：钟控比较器：正反馈；回馈噪声中图分类号：Ｔ３Ｎ４文献标识码：Ａ文章编号：１７ — ２６（００）００１５０６４６３２１１— ８ — ４
Ｄｅｉｎｏｇｓｅｇｒｓｌｉｎｌｃｅｏｐａａｏｒｓｇｆｈｉｈ— ｐｅｄｈｉｈ— ｅｏｕｔｏｃｏｋｄｃｍｒｔ
ＬＩＤａｎ，ＸＩＸｉｏ— ｎＮａｎｉｇ
（ｈｎａｇＵｉｒｉｅｈｏｇ，ｈｎａｇ１８０ＣｉａＳｅｙｎｎｅｓｙｏｃｎｌｙＳｅｙｎ１０７，ｈｎ）ｖｔｆＴｏ
Ａｂｓｒｃ：ＴｏｇｒｎｅｌｂｔｈｇｒｓｌｉｎｆｎＡ／ｃｏｖｒｅ，ａｉｈ— ｐｅｈｇｒｓｌｉｎｌｃｄｃｍｐａａｏｔａｔｕａａｔｅａ０一ｉｉｈ— ｅｏｕｔｏｏｒａＤｎｅｔｒｈｇｓｅｄｉｈ—ｅｏｕｔｏｃｏｋｅｏｒｔｒ
第ｌ８卷第ｌ０期
Ｖｏ．８１１Ｎ．０ｏ１
电子设计工程
ＥｅｔｎｃＤｅｉｎＥｇｎｅｉｇｌｃｒｉｓｇｎｉｅｒｎｏ
２１００年１０月
０ｃ．２０ｔ０１
高速高精度钟控比较器的设计
李丹，辛晓宁
（阳工业大学辽宁沈阳１０７）沈１８０摘要：为满足１０位高分辨率Ｄ转换器的需要，计了一种高速高精度钟控电压比较器，重对其速度和回噪声设着
进行了分析与优化该比较器采用前置预放大器结构实现了高比较精度，用两级正反馈环路结构的比较锁存器提利高了比较器的速度，隔离技术和互补技术的应用实现了低回馈噪声。基于ＴＭＣ０１ｍＭＯＳ标准工艺，用ＣａＳ．８Ｃ — ｄｎｅＳｅｔｅ模拟器进行仿真验证．果表明比较器的工作频率可达３０ＭＨｚＬＢ（ｅｓｉｎｆａｔＢｔ为±１ｍＶ，ｅｃｐｃｒ结０，ｓＬａｔＳｇｉｃｎｉ）ｉ传输延时为３０ｐ．耗为２６ｍＷ．达到１６ｓ功．可０位的比较精度。该电路可适用于高速高精度模数转换器与模拟ＩＰ核
ｃｒｕｔｉｒｓｎｅｔｍｐａｉｏｎｌｚｎｎｐｉｚｎｈｐｅｎｉｋａｋｎｉｅｙａｄｎｒ — ｍｐｉｅ，ａｉｉｓｐｅｅｔｄｗｉｅｈｓｎａａｙｉｇａｄｏｔｍｉｉｇｔｅｓｅｄａｄｋｃｂｃｏｓ．ＢｄｉｇｐｅａｌｒｃｈｓｉｆｓｆｃｅｔｇｉｍｐｏｅｈｒｃｓｏｆｔｅｃｍｐｒｔｒＴｅｓｅｄｉｉｃｅｓｄｂｍｐｏｉｇｔｏｉｖ一ｄａｋｌｔｈｕｆｉｎａｎｉｒｖｓｔｅｐｅｉｎｏｈｏａａｏ．ｈｐｅｓｎｒａｅｙｅｌｙｎｗｏｐｓｉｅ￣ｅｂｃａｃｉｉｔ
ｃｍｐｒｔｒｉ３０ｏａａｏｓ０ＭＨｚＳ（ｅｓＳｇｉｃｎｔｉ＿ｌ，ＬＢＬａｔｉｎｆａｔＢｉｓｍＶ，ｔｅｐｏａａｉｎｄｌｙｉ６ｐ，ｔｅｐｗｒｃｎｕｔｎｉｉ）＋ｈｒｐｇｔｅａｓ３０ｓｈｏｅｏｓｍｐｉｓｏｏ
ｃｒｕｉ．Ｔｈｐｉａｉｎｏｓｌｔｏｎｎｕｔａｉａｉｎｅｈｎｑｕｅｅｔａｉｔｃａｋｏｓ．ＢａｅｎｓａａｄＴＳＭＣｉｃｔｓｅａｐｌｃｔｏｆｉｏａｉｎａｄｅｒｌｚｔｏｔｃｉｓｒｓｒｎｓｈｅｋｉｋｂｃｎｉｅｓｄｏｔｎｄｒ
０１１ｍ．８￣ＣＭＯＳｐｏｅｓｈｅｉｅｗｓｓｍｕａｅｔａｅｃｐｃｒ．Ｒｅｕｔｈｗｈｔｔｅｓｍｐｉｇｆｅｕｎｙｏｈｒｃｓ．ｔｅｄｖｃａｉｌｔｄｗｉＣｄｎｅＳｅｔｈｅｓｌｓｏｔａｈａｌｑｅｃｆｔｅｓｎｒ