集成电子技术习题及解析-第二篇第5章
北京交通大学模拟电子技术习题及解答第五章模拟集成放大电路基础-
第五章模拟集成放大电路基础5-1.选择填空题1.在模拟集成放大电路中,电流源的主要作用是_________和_________。
a.有源负载b.偏置电路c.信号源d.补偿电路2.典型的长尾式差分放大电路中,射极电阻R EE的主要作用是___________。
a.提高输入电阻b.提高差模电压增益c.提高共模电压增益d.提高共模抑制比3.放大电路产生零漂的主要原因是________________。
a.环境温度变化b.采用阻容耦合方式c.采用变压器耦合方式d.电压倍数过大4.在采用直接耦合方式的模拟集成放大电路中,影响零漂最严重的一级是____________,零点漂移最大的一级是____________。
a.输入级b.中间级c.输出级d.直流偏置电路5.差分放大电路中,双端输入时差模电压放大倍数是A ud,当变为单端输入时,差模电压放大倍数为____________。
a.2A udb. 0.5A udc. A udd. 无法确定6.差分放大电路由双端输出改为单端输出,共模抑制比减小的原因是____________。
a. A ud不变,A uc增大。
b. A ud减小,A uc不变。
c. A ud减小,A uc增大。
d. A ud增大,A uc减小。
7.集成运放内部是由直接耦合方式的多级放大电路组成,作为放大电路的应用,它____________。
a.能放大直流信号,也能放大交流信号。
b. 不能放大直流信号,但能放大交流信号。
c. 能放大直流信号,但不能放大交流信号。
8.差分放大电路中,输入信号为u i=1mV,单端输入放大的输出电压比单输入方式(即作为差模输入电压进行放大得到的输出____________a.大b.小c.相同d.不能确定9.晶体管集成放大电路较场效应管集成放大电路的特点有____________和__________。
a.功耗大b.功耗小c.速度高d.速度低10.场效应管集成放大电路较晶体管集成放大电路的优点之一是_____________。
电子技术及应用习题解答第5章
思考与练习5一、判断题1、（√）数字电路处理的信息是二进制数码。
2、（√）若电路的输出与各输入量的状态之间有着一一对应的关系，则此电路是时序逻辑电路。
3、（×）八进制数有1——8共8个数码，基数为8，计数规律是逢8进1.4、（×）把十六进制数26H化为二十一进制数是00100110。
5、（√）BCD码就是二一十进制编码。
6、（×）由三个开关并联控制一个电灯时，电灯的亮与不亮同三个开关的闭合或断开之间的对应关系属于“与”的逻辑关系。
7、（√）对于与非门来讲，其输入-输出关系为0出1、全1出0。
8、（×）对于或非门来讲，其输入-输出关系为有0出1、全1出0。
9、（√）1001个“1”连续异或的结果是1。
10、（×）对于任何一个逻辑函数来讲，其逻辑图都是唯一的。
11、（√）变量和函数值均只能取0或1的函数称为逻辑函数。
12、（×）已知AB=AC，则B=C。
13、（×）已知A+B=A+C,则B=C。
14、（√）卡诺图是真值表的另外一种排列方法。
15、（√）门电路的传输特性是指输出电压与输入电压之间的关系。
16、（√）组合逻辑电路的功能特点是：任意时刻的输出只取决于该时刻的输入，而与电路的过去状态无关。
17、（×）在组合逻辑电路中，门电路存在反馈线。
18、（√）编码器的特点是在任一时刻只有一个输入有效。
19、（√）带有控制端的基本译码器可以组成数据分配器。
20、（×）共阴极的半导体数码管应该配用低电平有效的数码管译码器。
21、（√）用一个十六悬疑的数据选择器可以实现任何一个输入为四变量的组合逻辑函数。
22、（√）一位半加器具有两个输入和两个输出。
二、选择题1、数字电路中的工作信号为（ D ）。
A.随时间连续变化的信号B.脉冲信号C.直流信号D.开关信号2、二进制是以2为基数的进位数制，一般用字母（ B ）表示。
A.HB.BC.AD.O3、以为十六进制数可以用（ C ）位二进制数来表示。
《集成电子技术教程》(校订稿)第二章 习题共9页
第三篇第二章习题题3.2.1某集成运放的一个偏置电路如图题3.2.1所示，设T1、T2管的参数完全相同。
问：(1) T1、T2和R组成什么电路？(2) I C2与I REF有什么关系？写出I C2的表达式。
图题3.2.1题3.2.2在图题3.2.2所示的差分放大电路中，已知晶体管的=80，r be=2 k。
(1) 求输入电阻R i和输出电阻R o；(2) 求差模电压放大倍数vdA 。
图题3.2.2题3.2.3 在图题3.2.3所示的差动放大电路中，设T 1、T 2管特性对称，1=2=100，V BE =0.7V ，且r bb ′=200，其余参数如图中所示。
(1) 计算T 1、T 2管的静态电流I CQ 和静态电压V CEQ ，若将R c1短路，其它参数不变，则T 1、T 2管的静态电流和电压如何变化？(2) 计算差模输入电阻R id 。
当从单端（c 2）输出时的差模电压放大倍数2d A =?； (3) 当两输入端加入共模信号时，求共模电压放大倍数2c A 和共模抑制比K CMR ；(4) 当v I1=105 mV ，v I2=95 mV 时，问v C2相对于静态值变化了多少？e 点电位v E 变化了多少？图题3.2.3题 3.2.4 差分放大电路如图题 3.2.4所示，设各晶体管的=100，V BE =0.7V ，且r be1=r be2=3 k ，电流源I Q =2mA ，R =1 M ，差分放大电路从c 2端输出。
(1) 计算静态工作点（I C1Q ，V C2Q 和V EQ ）；(2) 计算差模电压放大倍数2d A ，差模输入电阻R id 和输出电阻R o ； (3) 计算共模电压放大倍数2c A 和共模抑制比K CMR ；(4) 若v I1 =20sin t mV ，v I2 =0，试画出v C2和v E 的波形，并在图上标明静态分量和动态分量的幅值大小，指出其动态分量与输入电压之间的相位关系。
电子技术基础课后习题答案五章
第五章集成运算放大器5-1 什么是直接耦合放大器？它试用于那些场合？与阻容耦合放大器相比有哪些优点？答：用来放大缓慢变化的信号或某个直流量的变化（统称为直流信号）的放大电路，称为直流放大器。
适用于放大缓慢变化的低频信号和交流信号，与阻容耦合放大器相比能够放大缓慢的低频信号，不紧能够放大直流信号，也可以放大交流信号。
5-2 直接耦合放大器有什么特殊问题？在电路上采取什么办法来解决？答：直接耦合放大器采用直接耦合方式，因而带来了前后级的静态工作点相互影响，相互牵制的特殊问题。
因此在电路的V2的射级上加接了R e2 ，抬高了V2管的射级电位，或者将R e2换成稳压二极管V Z ，采用NPN和PNP管组成的互补耦合电路。
5-3 解释：共模信号、差模信号、共模放大倍数、差模放大倍数、共模抑制比。
答：共模信号：在差分放大电路中，把大小相等，极性相同的输入信号称为共模信号；差模信号：在差分放大电路中，把大小相等，极性相反的输入信号称为差模信号；共模放大倍数：在差分放大电路中，共模放大倍数为双输出端的差值，为零，这样更好的抑制了零点漂移现象。
差模放大倍数：在差分放大电路中，差模放大倍数为双输出端的差值，放大倍数为A vd = -βvOvI = -βRcrbe，该电路多用一只三极管以换取对零点漂移的抑制共模抑制比：差模放大倍数与共模放大倍数的比值称为共模抑制比K CMR =AvdAvc当电路完全对称时A vc为零，则共模抑制比K CMR 无穷大。
5-4 集成运放由哪几部分组成？试分析其作用。
答：集成运放主要由以下部分组成输入级：由差分电路组成，应用该电路的目的是力求较低的“零飘”和较高的共模抑制比；中间级：高增益的电压放大电路组成；输出级：三极管射极输出器互补电路组成；偏置电路：为集成运放各级电路提供合适而稳定的静态工作点。
5-5 集成运放有哪些常用参数？解释这些参数的含义。
答：（1）开环差模电压放大倍数 A VO无反馈时集成运放的放大倍数。
第五章集成运放电路习题答案
3.2.4 集成运算放大器 1．集成运算放大器的的特点（1）内部电路采用直接耦合，没有电感和电容，需要时可外接。
（2）用于差动放大电路的对管在同一芯片上制成，对称性好，温度漂移小。
（3）大电阻用晶体管恒流源代替，动态电阻大，静态压降小。
（4）二极管由晶体管构成，把发射极、基极、集电极三者适当组配使用。
2．集成运算放大器的组成（1）输入级：是双端输入、单端输出的差动放大电路，两个输入端分别为同相输入端和反相输入端，作用是减小零点漂移、提高输入电阻。
（2）中间级：是带有源负载的共发射极放大电路，作用是进行电压放大。
（3）输出级：是互补对称射极输出电路，作用是为了提高电路的带负载能力。
（4）偏置电路：由各种恒流源电路构成，作用是决定各级的静态工作点。
3．集成运放的理想模型集成运放的主要参数有：差模开环电压放大倍数A do ，共模开环电压放大倍数A co ，共模抑制比K CMR ，差模输入电阻r id ，输入失调电压U io ，失调电压温度系数 ΔU io /ΔT ，转换速率S R 等。
在分析计算集成运放的应用电路时，通常将运放的各项参数都理想化。
集成运放的理想参数主要有：（1）开环电压放大倍数∞=do A （2）差模输入电阻∞=id r （3）输出电阻0o =r （4）共模抑制比∞=CMR K理想运放的符号以及运放的电压传输特性)(do i do o -+-==u u A u A u 如图3.4所示。
u ou －u +（a ）理想运放的符号 （b ）运放的电压传输特性图3.4 理想运放的符号和电压传输特性4．运放工作在线性区的分析依据引入深度负反馈时运放工作在线性区。
工作在线性区的理想运放的分析依据为： （1）两个输入端的输入电流为零，即0==-+i i ，称为“虚断”。
（2）两个输入端的电位相等，即-+=u u ，称为“虚短”。
若0=+u ，则0=-u ，即反相输入端的电位为“地”电位，称为“虚地”。
集成电子技术基础浙大版习题答案二篇 5章
第五章习题题2.5.1 静态RAM与动态RAM相比，各有什么特点?比较内容静态RAM 动态RAM存储容量小存储容量更大功耗较大更小存取速度快更快价格贵便宜题RAM，则：(1)该RAM有几根数据线?(2)该RAM有几根地址线?解：一个基本存储单元存放有一位二进制信息，一个字节为8位二进制信息，32768=215=212×8=212×23。
所以：(1) 有8根数据线；(2) 有12根地址线，一次访问一个字节，即8位数据。
题2.5.3 RAM的容量为256×４字位，则：(1)该RAM有多少个存储单元?(2)该RAM每次访问几个基本存储单元?(3)该RAM有几根地址线?解：一个基本存储单元存放有一位二进制信息，所以1024字位容量就有：(1) 1024个基本存储单元；(2) 由四个基本存储单元组成一个4位的存储单元，所以，该存储器每次访问4个基本存储单元；(3) 有256=28，所以有8根地址线。
题2.5.4 试用256×４字位的RAM，用位扩展的方法组成一个256*8字位的RAM，请画出电路图。
解：256×４字位的RAM只有4位数据线，要扩大成8位时应采用位扩展的方法实现。
将8位地址线、片选线、读/写控制线并联，RAM（1）的4位作扩展后8位的高4位，RAM（2）的4位作为扩展后的低4位，组成扩展后的8位数据输出。
其扩展的连接电路如图所示：题2.5.5 C850是64*1字位容量的静态RAM，若要用它扩展成一个128*4字位容量的RAM，需要几块C850?并画出相应的电路图。
解：该题原地址为64=26为6位，现要有128=27，需用7位地址线，因此要用地址扩展；数据线只有1位，现需要4位数据，同时要进行数据位扩展；所以要有8块C850是64*1字位容量的静态RAM。
其连接后的电路如图所示：题2.5.6 按照编程工艺不同，只读存储器大致可分为哪几类?各有什么特 点?解： 熔丝/反熔丝型，EPROM 型，E 2PROM 型，Flash Memory 型等。
电子技术(非电类)第五章课后习题答案
电子技术(非电类)第五章课后习题答案第五章习题参考答案5-1 试判断图5-22所示集成运放电路的反馈类型。
a) b)图5-22题5-1的图答 （a ）FR 、1R ：引入串联电压负反馈。
（b ）FR 、1R ：引入了正反馈。
5-2 电路如图5-23所示，解答下列为题： 1）1F R 引入了何种反馈，其作用如何？ 2）2F R 引入了何种反馈，其作用如何？图5-23 题5-2图解 1)1F R 、3E R 引入的是直流电流并联负反馈。
其作用是稳定静态电流2E I 。
其稳定过程如下：↓↓→↓→↑→↑→↑→↑→2211122E B C C B E E I I U I I U I2)2F R 引入的是交、直流电压串联负反馈。
其作用是交流电压串联负反馈可改善放大器的性能，如提高电压放大倍数的稳定性、减小非线性失真、抑制干扰和噪声、展宽放大电路的通频带等。
由于是电压负反馈还可使反馈环路内的输出电阻降低)1(AF +倍。
由于是串联反馈可使反馈环路内的输入电阻增加)1(AF +倍。
2F R 引入的直流电压串联负反馈的作用是稳定静态电压2C U ，其稳定过程如下：↓↑→↑→↓→↓→↑→↑→2211112C C C C B E C U I U I I u U 5-3 在图5-24所示的两级放大电路中，（1）那些是直流负反馈；（2）哪些是交流负反馈，并说明其类型；（3）如果FR 不接在T 2的集电极，而是接在C 2与LR 之间，两者有何不同？（4）如果FR 的另一端不是接在T 1的发射极，而是接在它的基极，有何不同，是否会变为正反馈？5-24 题5-3图解 1)1E R 、2E R 直流串联电流负反馈，F R 、1E R 直流电压串联负反馈。
2)F R 、1E R 交流电压串联负反馈。
3)如果FR 不接在T 2的集电极，而是接在C 2与LR 之间，则FR 、1E R 只有交流电压串联负反馈，没有直流反馈。
4)如果FR 的另一端不是接在T 1的发射极，而是接在它的基极，则变为正反馈。
半导体集成电路习题及答案
第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r 2.2所示。
提示：先求截锥体的高度up BL epi m c jc epi T x x T T -----= 然后利用公式： ba ab WL Tr c -∙=/ln 1ρ ，212∙∙=--BL C E BL S C W L R r ba ab WLTr c -∙=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下： 答： 解题思路⑴由0I 、α求有效发射区周长Eeff L ；⑵由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边；⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V O L 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V O L 4.0≤的条件。
（CS C O L r I V V 00ES += 及己知V V C 05.00ES =）第3章 集成电路中的无源元件 复 习 思 考 题3.3 设计一个4k Ω的基区扩散电阻及其版图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第五章习题
题2.5.1 静态RAM与动态RAM相比，各有什么特点?
比较内容静态RAM 动态RAM
存储容量较大存储容量更大
功耗较大更小
存取速度快更快
题RAM，则：
(1)该RAM有几根数据线?
(2)该RAM有几根地址线?
解：一个基本存储单元存放有一位二进制信息，一个字节为8位二进制信息，32768=215=212×8=212
×23。
所以：
(1) 有8根数据线；
(2) 有12根地址线，一次访问一个字节，即8位数据。
题2.5.3 RAM的容量为256×４字位，则：
(1)该RAM有多少个存储单元?
(2)该RAM每次访问几个基本存储单元?
(3)该RAM有几根地址线?
解：一个基本存储单元存放有一位二进制信息，所以1024字位容量就有：
(1) 1024个基本存储单元；
(2) 由四个基本存储单元组成一个4位的存储单元，所以，该存储器每次访问4个基本存储
单元；
(3) 有256=28，所以有8根地址线。
题2.5.4 试用256×４字位的RAM，用位扩展的方法组成一个256*8字位的RAM，请画出电路图。
解：256×４字位的RAM只有4位数据线，要扩大成8位时应采用位扩展的方法实现。
将8位地址线、片选线、读/写控制线并联，RAM（1）的4位作扩展后8位的高4位，RAM（2）的4位作为扩展后的低4位，组成扩展后的8位数据输出。
其扩展的连接电路如图所示：
题2.5.5 C850是64*1字位容量的静态RAM，若要用它扩展成一个128*4字位容量的RAM，需要几块C850?并画出相应的电路图。
解：该题原地址为64=26为6位，现要有128=27，需用7位地址线，因此要用地址扩展；数据线只有1位，现需要4位数据，同时要进行数据位扩展；所以要有8块C850是64*1字位容量的静态RAM。
其连接后的电路如图所示：
题2.5.6 按照编程工艺不同，只读存储器大致可分为哪几类?各有什么特 点?
解： 熔丝/反熔丝型，EPROM 型，E 2
PROM 型，Flash Memory 型等。
题2.5.7 设某个只读存储器由16位地址构成，地址范围为000～FFF(16进 制)。
现将它分为RAM 、I/O 、ROM1和ROM2等四段，且各段地址分配为RAM 段：000～DFFF ；I/O 段：E000～E7FF ；ROM1段：F000～F7FF ；ROM2段：F800～FFFF 。
试：
(1)设16位地址标号为A15A14……A1A0，则各存储段内部仅有哪几位地址值保持不变? (2)根据高位地址信号设计一个选择存储段的地址译码器。
解：（1）RAM 存储段地址：A 15A 14···A 1A 0为0000000000000000－ 1101111111111111，所有的地址都变；I ／O 存储段地址为
1110000000000000－1110011111111111，只有A 15A 14A 13A 12A 11＝11100的地址 不变；ROM1存储段具体地址为1111000000000000－1111011111111111只有 A 15A 14A 13A 12A 11＝11110五位地址不变；同理ROM2不变的地址为 A 15A 14A 13A 12A 11＝11111五位；
（2）因此，四个存储区的地址译码输出方程分别为：
131415A A A RAM = 1112/A A RAM O I = 11121314151A A A A A ROM = 11121314152A A A A A ROM = 画出相应的框图如下：
题2.5.8
字位和一只256*2字位ROM 。
解：变换成512×1字位时用8选1的数选择器，变换成256×2字位的系统时用 双4选1的数据选择器，它们的电路图分别如下：
题2.5.9 有两块16KB(2048*8)的ROM，试用它们构成：
(1)32KB(4096*8)的ROM；
(2)32KB(2048*16)的ROM。
解：（1）用二片16KB(2048*8)的ROM，加一个反相器即可实现32KB(4096*8)的ROM，连接图如图所示：
（2）该题只要进行数据位扩展即可，连接电路如图所示：
题2.5.10 已知某8*4位PROM的地址输入为A3、A2、A1、A0，数据输出为D3、D2、D1、D0，且对应地址中存放数据如题表2.5.10所示，试求出各数据输出关于地址输入的逻辑函数表达式。
解： D3=A3&A2&A1#A3&A2&A0#A3&A2#A3&A1&A0;
D2=A2&A1&A0#A2&A1#A2&A0;
D1=A1&A0#A1&A0;
D0=A0;
题2.5.11 试用PROM设计一个二位二进制数的乘法器。
设被乘数为A1、A0，乘数为B1、B0，乘积为P3、P2、P1、P0。
试问：
(1)PROM的容量应该为多少字位?
(2)画出PROM实现该乘法器的编程逻辑图。
解： (1) 24×4；
P3=A1&A0&B1&B0;
(2)P2=A1&B1&B0#A1&A0&B1;
P1=A0&B1&B0#A1&B1&B0#A1&A0&B0#A1&A0&B1;
P0=A0&B0;
题2.5.12 已知某逻辑电路如题2.5.12图所示，其中74LS161为一个四位二进制计数器，PROM中对应地址存放的数据如题表2.5.12所示，设计数器初态为“0000”，D=(D3D2D1D0)2,试：
(1)画出T=0～40秒内，输出数据D关于时间的变化波形。
(2)分析该电路实现了何种功能?
(3)若要用该电路实现一个近似的正弦波发生器，则PROM中的数据应如何存放
(4)若要改善波形的性能(如减少失真)，电路应如何改造?
图题2.5.12
题2.5.13 CPLD器件与FPGA器件相比，各有哪些特点?它们分别适合设计何种类型的逻辑电路?
题2.5.14 参考教材图2.5.25，试问单独用一个GLB最多可实现多少个逻辑变量的逻辑函数?能否用它们实现这些变量组成的的所有逻辑函数?
解： 18个，否。
题2.5.15 参考教材图2.5.34，试问四变量输入的逻辑函数发生器，需要多少个存储单元控制?最多可产生多少个逻辑函数?又可当作容量为多少字位的高速SARM? 相应的地址输入、数据输出是什么? 解： 24个存储单元；216种逻辑运算；16(字)×1(位)的SRAM。
题2.5.16 现要设计一个模四的可逆二进制计数器，当输入X=0时，实现加法计数，X=1时，实现减法计数。
试画出描述该计数器的ASM流程图。
题2.5.17 现要设计一个110序列脉冲检测器，设输入序列为X，输出为Z。
试画出描述该序列脉冲检测器的ASM流程图。
题2.5.18 (上机题)在Lattice公司的ISP Synario开发环境下，设计一个能显示时、分、秒的数字钟电路，并要求时、分、秒可调。
题2.5.19 (上机题)在Xilinx公司的Foundation 1.5开发环境下，设计一个8位×8位的定点二进制乘法器。