功率半导体器件(LDMOS VDMOS)

随后，有人提出将器件做成纵向器件（Vertical device），因为当时高低压集成并不是考虑的主要因素，目 的是高压分立器件。如图 3.1b 所示。（这个图是本人猜想图）
1974 年，VVMOS（Vertical V-groove MOS）诞生，如图 3.1c 所示，此结构缺点：1）靠腐蚀形成 V-Groove， 不易工艺控制；2）V 形槽底部为尖峰，曲率大，电场较大，容易击穿，可靠性差等。
就会产生耗尽层，P 区一侧失去空穴会剩下固定不动的负电中心，N 区一侧会失去电子留下固定不动的正 电中心，并且正电中心所带的总电量＝负电中心所带的总电量，如图 2.1a 所示，A 区就是所谓耗尽区。
图 2.1b 所示的是耗尽区中的电场分布情况（需熟悉了解），耗尽区以外的电场强度为零，Em 称为峰 值电场长度（它的位置在 PN 结交界处，原因可以从高斯原理说明），阴影部分的面积就是此时所加在 PN 结两端的电压大小。从以上的分析我们可以称这个结构的耐压部分为 P 区和 N 区共同耐压。图 2.2 所示的 是 P+N 结的情况，耐压原理和图 1 中的相同，但是在这种情况中我们常说 N 负区是耐压区域(常说的漂移 区)，耐压大小由 N 区的浓度决定。
S
G
S
S
G
S
N
N
P
P
N
N
P
P
NN
D
图 4.1 处于关断状态下的 VDMOS
NN
D
图 4.2 处于导通状态下的 VDMOS
4.2 VDMOS 中的导通电阻 y在 VDMOS 中，顺着电子流的方向，整个导通电阻包括：沟道电阻、积累层电阻、寄生 JFET 电阻、 扩散电阻、外延层电阻、衬底电阻和金属导线电阻。（每个电阻在不同的耐压情况下所占总的导通 电阻的比例也使不同的，在低压的器件中，沟道电阻是主要的，在高压器件中，外延层的电阻是主 要的<取决于外延层的电阻率和厚度>，） y沟道电阻：取决于沟道长度、栅氧化层的厚度、载流子浓度、阈值电压和栅电压 VG . 一定的栅电压下，沟道电阻随着栅氧化层厚度的减小而减小 y积累层电阻：当器件导通后，栅下的 N-区会形成一层积累层，形成一层电阻很低的电子通道，这些 电子是从沟道出来的 y寄生 JFET 电阻：离开积累层的电子会垂直进入到硅体内（可以看成是一个 N 沟的 JFET），这个电 阻是随着源漏电压的变化而变化的，降低这个电阻的方法可以增加 P 井之间的距离，但是这样会影 响到集成度的提高。 y扩散电阻：当电子再往下走时，电子开始向下扩散流动（也有可能进入到其他的元胞中），由这些 电流流过的漂移区的电阻称为扩散电阻。 y外延层电阻：器件的耐压值决定了外延层的电阻率和厚度，高压器件中这个电阻很重要。外延层的 厚度一般由器件的耐压水平决定。 y衬底电阻：衬底电阻只在耐压值低于 50V 的情况中才比较明显。 y金属线和引线电阻：器件在和外部引脚相连的导线，在一般器件中，此电阻大概有几毫欧。
Sub
Sub
G
S NP
N-
Sub (a)
S
S
G
N PP
N PP
Sub S
N
N
PP
PP
N-
N-
N
N
D (b) D
S
N PP
S G
N PP
S
G
S
N
N
P
P
N-
N-
N-
N
D (c)
S
G
N
D (d)
D
S
G
D VDMOS
(e)
D
N
N
P N-
N
N
P
N-
P-
N
N-substrate
(f)
N-suPbstrate (g)
A
P 0
(a) |E|
|Em|
N U
U 0 (b)
图 2.1 普通 PN 结耐压示意图（N 浓度＝P 浓度）
图 2.2 P＋N 结耐压示意图（N 浓度<<P 浓度）
图 2.3 所示的是反向电压变化情况下的耗尽层内部的电场强度的变化情况，随着 N 一侧的电压的上升， 耗尽层在展宽（对于 P+N-结来说，耗尽层展宽的区域为 N 区一侧，也就是耐压区一侧），峰值电场强度 Em 的值也在不断升高，但是当 Em=Ec 时，PN 结发生击穿，Ec 称为临界电场强度，此时加在 PN 结两端 的电压大小就是击穿电压（BV）。不同材料的临界电场不同（如表 2.1 所示），同种材料不同浓度的临界电 场也不同，但是对于硅材料来说，在我们目前关系的浓度范围之内，浓度变化对电场强度的影响不大，因
|E| Ec
0
图 2.4 超结结构示意图
图 2.5 超结电场强度分布示意图
2.3 考虑半导体中“曲率”的影响 以上我们考虑的都是平面结的情况，而实际中的平面结是不存在的，图 2.6 所示的结构就是一种考虑
了“曲率”影响下的 PN 结的耐压情况，红色线条表示的是电场线的方向（注：耗尽层和耗尽层中的固定 电荷未画出，N 区一侧是正电中心，P 区一侧是负电中心），而电场强度就是电场线的密度，从图中可以看 出在“曲率”大位置处的电场强度最大，最容易发生击穿的位置也在此处，是我们设计中所要考虑的重点 之一。解决上述现象有很多终端结构，我们常见的一种就是场板结构，如图 2.7，它的工作原理：当 N 端 加正电压，在场板上会感应出负电荷，那么在曲率密集处的电场线就会一部分终止与场板，从而缓解“曲 率”大位置处的电场压力。（其中的场板的结构也有很多种，同学们可以自己了解）
4．VDMOS 及其工作原理
4.1 VDMOS 的关断/导通情况 同普通的 MOSFET 一样，当栅极电压小于阈值电压时，器件处于关断状态，图 4.1 所示的是处于关断
状态下的 VDMOS 原胞结构中耗尽层状况的示意图，原胞就是指器件中最小的重复单元，一个器件是由很 多这种原胞结构并联的结果。耗尽层如图中阴影部分所示，几乎全部的耗尽层都位于漂移区中，这部分也 就是该器件的耐压部分，（新同学可以思考一下该器件最容易击穿的位置在哪？）
LDMOS
图 3.1 功率 MOS（LDMOS&VDMOS）的发展示意图
1 见陈星弼 “功率 MOSFET 与高压集成电路”，不知是不是第一个功率 MOSFET。 2 就是用同一块掩膜版扩散两次，扩散杂质不同，两次扩散的横向扩散长度的差就构成了器件的沟道。
10/14/2009
Page - 3 - of 9
东南大学国家专用集成电路系统工程技术研究中心
PIC 器件组
插曲－功率 MOSFET 分类：按导电沟道可分为 P 沟道和 N 沟道。按阈值电压可分为：耗尽型（当栅极电 压为零时漏源极之间就存在导电沟道）和增强型（对于 N（P）沟道器件，栅极电压大于（小于）零时才 存在导电沟道）。我们现在涉及到的都是增强型管，主要以 N 沟道为主。
东南大学国家专用集成电路系统工程技术研究中心
PIC 器件组
关于功率 MOSFET（VDMOS & LDMOS）的报告
---时间日期：2009.11.12 ---报告完成人：祝 靖
1．报告概况与思路
报告目的：让研一新同学从广度认识功率器件、了解功率器件的工作原理，起到一个启蒙的作用，重 点在“面”，更深层次的知识需要自己完善充实。
图 2.6 曲率对电场线分布的影响
10/14/2009
图 2.7 加有场板结构的示意图
Page - 2 - of 9
东南大学国家专用集成电路系统工程技术研究中心
PIC 器件组
3．普通 MOS 结构到功率 MOS 结构的发展
早在 1968 年，有人提出用 MOS 结构做高频功率放大1，该 MOSFET 的结构如图 3.1a 所示（其实就是一个 普通 MOS 结构加了一个耐压结构），由于 P 型衬底也接低电位，故常将衬底接触电极和源 极短接。此结构缺点：占用芯片表面积大，并且随着耐压的增加，情况会更严重。
注：由于以上的电阻都和电子/空穴的迁移率的函数，因为 un 远大于 up，所以 p 沟道 MOS 的电阻大于同 种情况下的 N 沟道 MOS。
10/14/2009
Page - 4 - of 9
东南大学国家专用集成电路系统工程技术研究中心
PIC 器件组
高压器件中的导通电阻（漂移区电阻）和耐压的关系（2.5 次方的关系）：
报告方式：口头兼顾板书，点到即止，如遇到问题、疑惑之处或感兴趣的地方，可以随时打断提问。
2．耐压结构（硅半导体材料）
目前在我们的研究学习中涉及到的常见耐压结构主要有两种：①反向 PN 结 ②超结结构(包括 RESURF 结构)；
2.1 反向 PN 结（以突变结为例） 图 2.1 所示的是普通 PN 结的耐压原理示意图，当这个 PN 结工作在一定的反向电压下，在 PN 结内部
10/14/2009
Page - 1 - of 9
东南大学国家专用集成电路系统工程技术研究中心
此我们可以将临界电场看成是一个定值。
PIC 器件组
图 2.3 电场强度和电压的关系示意图
Table2.1 不同材料的临界电场
2.2 超结结构（SuperJunction）（了解） 除了上述所说的 P+N-结结构之外，还有一种我们会接触到的耐压结构——超结结构。图 2.4 所示的就
1= 1 + 1 Cgd Cgdox Cgdbulk
报告内容：1）从耐压结构入手，说明耐压原理； 2）从普通 MOS 结构到功率 MOS 结构的发展；（功率 MOS 其实就是普通 MOS 结构和耐 压结构的结合）； 3）纵向功率 MOS（VDMOS）的工作原理； 4）横向功率 MOS（LDMOS）的工作原理； 5）功率 MOSFET 中的其它关键内容；（LDMOS 和 VDMOS 共有的，如输出特性曲线）