课程设计数字电子闹钟

课程设计数字电子闹钟

数字闹钟的设计

74LS163 6片

74LS00 5片

74LS138 2片

CD4511 4片

LM555 1片

74LS123 1片

LED共阴极显示器4片

电阻若干

电容3个

导线15米

三、设计原理方案

系统构成

1、标准时间源

l ）标准时间源即秒信号发生器

2 ）可采用LM555构成多谐振荡器，调整电阻可改变频率，使之产生1Hz的脉冲信号（即T=1S）

LM555管脚排列及电路

T=0.7（RA+2RB)C

T=1S,C=220uF

计算得RA+2RB≈6.5K

取RA=1.5K,RB=2.4K

2.计时部分：时计数单元一般为24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD

码。

模60计数器采用异步方式

如秒计数器：分成个位和十位，个位模十，十位模六。个位从0000计数到1001，利用置数端将个位从0000重新开始计数，同时将1001信号作为一个CP脉冲信号传给十位，让十位开始从0000开始计数。以此规律开始计数，直到十位

计数到5，个位计数到9时，通过十位的置数端将十位清零，重新开始计数，并将此信号作为一个CP脉冲信号传给分计数器。

模24计数器电路

模24计数器采用同步方式,使用两片74LS163芯片,cp脉冲均由分计数器提供．第一片制成模10计数器，将1001信号提取出来后给与清零端。第二片芯片制成模为3的计数器，原数据ＡＢＣＤ给予0000信号．将第一片芯片的0011信号与第二片芯片的0010信号提取出来给与第一片芯片的置数端与第二片芯片的清零端，上升沿过来之后，两片芯片同时清零

3、定时起闹部分

l ）正点起闹，不要求分

2 ）使用2片74LS138，分别选出小时的十位和个位

3 ）小时十位为0～2，3-8译码器只使用前2个输入端，小时个位为0～9，3-8译码器只有3

个输入端，会丢失几个时间点：8点、9点、18点、19点。

4 ）还应控制起闹时间的长短，用74LS123构成单稳态触发器

起闹部分框图

控制起闹时间长短：T=0.28RC(1+0.7k/R)

采用2片74LS138，将控制十位的3-8译码器的

A2端作为控制个位3-8译码器的最高位，这样就可以满足小时个位为0-9。控制十位的3-8译码器的A1，A0一起控制十位从0-2变化。

4、完整的闹钟电路图（ewb设计图）

四、电路安装及调试

电路安装要求

1.布局合理

2.导线横平竖直，且不要从集成块上跳线

3.导线紧贴面包板，连接可靠

4.交叉线尽可能少

调试方法：

（1）采用逐级调试的方法

1.确保秒信号正常

2.调试秒计数器

3.调试分计数器，可将秒信号作为分计数器的CP脉冲

4.调试小时计数器，可将秒信号作为小时计数器的CP脉冲

5.调试闹钟电路

（2）将秒信号发生电路中的电容换成比较小的电容，这样使得分信号的脉冲周期比较短

五、设计和调试过程中出现的问题及解决方法1）将秒信号接入示波器，与标准信号对比，出现误差，但在允许范围之内。

2）插上电源后发现秒信号和分信号的信号紊乱，分信号和秒信号同步计数。于是我们对秒的模六十进行单脉冲及示波器的检测，在检查秒信号个位（模十计数器）时发现，14脚信号正确，而13，12，11脚信号紊乱。后进行接线检查，发现有线是虚接，再修改后，13脚信号恢复正常，而12，11脚依旧紊乱。因查不出原因，而后对分信号进行检查。由于分秒计数器所采用的模六十一致，而分信号正常，故排除模六十计数器设计有误。将分信号的器件替换控制秒信号的

器件，秒信号依旧有误，故排出器件问题。最后进行检测面包板状况，出现了让人崩溃的状况，面包板上控制秒信号个位的163芯片2脚所在的一纵列5个孔全部与地相连。我们不得不改变布局，进行避让。修改后，分秒模六十计数器正常。

3）刚接通电源时，小时计数器十位显示7，后给予清零信号后显示恢复正常。将秒脉冲接到小时计数器的个位CP端，在进位时发现23：00时不能同时清零。对模二十四的设计进行分析发现采用的清零端为异步，后经过改造改成同步清零，清零正常。

4）在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况，经检验发现主要是由于接触不良的问题，其中包括线的接触不良和芯片的接触不良，在实验过程中，数码管有几段二极管时隐时现，有时会消失。用5V电源对数码管进行检测，一端接地，另一端接触每一段二极管，发现二极管能正常显示的，在检测过程中发现有几根线有时能接通，有时不能接通，把接触不好的线重新接过后发现能正常显示了。其次是

由于芯片接触不良的问题，当检查到线路完全正确，并且确保导线没有问题时，我们推测器件有问题，其解决方法为把CD4511的芯片拔出，根据面包板孔的的状况重新调整其引脚，使其正对于孔，再用力均匀地将芯片插入面包板中，此后发现能正常显示。

5）在检查分信号到小时信号的进位是否正常时发现有时显示正常，有时显示不稳定。一时找不到问题，经过讨论发现CP脉冲重叠造成显示不稳定。

6）在制作起闹部分电路的过程中，发现闹钟能完成基本功能，但无法在8，9，18，19点起闹。通过分析和设计，我们采用卡诺图化简将输入信号接到功能脚的方法，到达在特殊时间起闹的目的。

至此，数字闹钟的调试全部结束并达到要求。

六、心得体会

本次数字钟设计要求我们将理论付诸实践，