金属化和多层互连
合集下载
金属化和多层互连
TiSi2 和 CoSi2的自对准工艺：
• 溅射剥离从衬底表面去除原生氧化层 • Ti 或 Co 沉积 • 退火形成金属硅化物 • Ti 或 Co 不与SiO2反应,金属硅化物在硅和Ti 或Co接
触处形成 • 去除Ti 或 Co • 选择性再次退火以增强电导率
多晶硅/硅化物复合栅结构
TiSi 2
多晶硅栅极
从中可以看出，采用低电阻率的互连材料和 低介电常数的介质材料可以有效降低互连系统的 延迟时间。
铜及低K介质
铜及低K介质的优势：
铜的电阻率低，可以极大降低互连引线电阻；
Cu
1.7 mWcm
Al
2.65 mWcm
铜的抗电迁移能力强，没有应力迁移，可靠性强； 低K介质，减少了分布电容；
所以，采用铜及低K介质可以进一步减小引线宽度和 厚度，提高集成电路的密度。
铜及低K介质
Cu互连工艺中的关键技术： Cu的沉积技术 低K介质材料的选择和沉积 势垒层材料的选择和沉积技术 Cu的CMP平整化技术 大马士革（镶嵌式）结构的互连工艺 可靠性问题
深亚微米技术的发展：
90nm、45nm线宽 300mm（12寸）晶圆
铜及低K介质
系统集成（SOC）
nn+
ＳiＯ２
nn+
退火产生金属硅化物
nn+
ＳiＯ２
nn+
湿法腐蚀Ｔi薄膜
自对准栅技术加离子注入可以大幅减小掺杂横向 效应引起的覆盖电容，提高工作频率。
多晶硅栅取代Ａl栅，由于栅与衬底Si的功函数差 减少，可以使PMOS的开启电压VT绝对值下降1.21.4V左右。
开启电压VTX降低后，器件充放电幅度降低，时间 缩短，从而也可提高工作频率。
• 溅射剥离从衬底表面去除原生氧化层 • Ti 或 Co 沉积 • 退火形成金属硅化物 • Ti 或 Co 不与SiO2反应,金属硅化物在硅和Ti 或Co接
触处形成 • 去除Ti 或 Co • 选择性再次退火以增强电导率
多晶硅/硅化物复合栅结构
TiSi 2
多晶硅栅极
从中可以看出，采用低电阻率的互连材料和 低介电常数的介质材料可以有效降低互连系统的 延迟时间。
铜及低K介质
铜及低K介质的优势：
铜的电阻率低，可以极大降低互连引线电阻；
Cu
1.7 mWcm
Al
2.65 mWcm
铜的抗电迁移能力强，没有应力迁移，可靠性强； 低K介质，减少了分布电容；
所以，采用铜及低K介质可以进一步减小引线宽度和 厚度，提高集成电路的密度。
铜及低K介质
Cu互连工艺中的关键技术： Cu的沉积技术 低K介质材料的选择和沉积 势垒层材料的选择和沉积技术 Cu的CMP平整化技术 大马士革（镶嵌式）结构的互连工艺 可靠性问题
深亚微米技术的发展：
90nm、45nm线宽 300mm（12寸）晶圆
铜及低K介质
系统集成（SOC）
nn+
ＳiＯ２
nn+
退火产生金属硅化物
nn+
ＳiＯ２
nn+
湿法腐蚀Ｔi薄膜
自对准栅技术加离子注入可以大幅减小掺杂横向 效应引起的覆盖电容，提高工作频率。
多晶硅栅取代Ａl栅，由于栅与衬底Si的功函数差 减少，可以使PMOS的开启电压VT绝对值下降1.21.4V左右。
开启电压VTX降低后，器件充放电幅度降低，时间 缩短，从而也可提高工作频率。
金属化和多层互连
当金属与半导体之间的载流子输运以隧道 穿透为主时，Rc与半导体的掺杂浓度N及 金－半接触的势垒高度qVb 有下面的关系
qVb Rc exp N
qVb在数值上等于金属费米能级上的电子 进入半导体所需的能量。 结论：要获得低接触电阻的金－半接触， 必须减小金－半接触的势垒高度及提高半 导体的掺杂浓度
CoSi2
Ta 或 TaN Cu
W
W
PSG STI n+
+ + n+ p p USG P型井區 N型井區 P型磊晶層 P型晶圓
铜及低K介质
低K介质材料的沉积与刻蚀： 沉积工艺： （1）旋涂工艺：工艺简单，缺陷密度较低，产率高，易于 平整化，不使用危险气体 （2）CVD工艺：与IC工艺兼容性好 刻蚀要求： （1）工艺兼容性好 （2）对刻蚀停止层材料选择性高 （3）能形成垂直图形 （4）对Cu无刻蚀和腐蚀 （5）刻蚀的残留物易于清除
鋁
p+ N型矽
SiO2
鋁
p+
鋁
Al/Si接触的改善
合 金 化 ： 采 用 含 少 量 Si 的 Al-Si 合 金 （ 一 般 为 1% ） , 由于合金中已存在足量的 Si ，可以抑制底 层Si的扩散，防止“尖锲”现象。 在 300oC 以上，硅就以一定比例熔于铝中， 在此温度，恒温足够时间，就可在Al-Si界面形成 一层很薄的 Al-Si 合金。 Al 通过 Al-Si 合金和接触 孔下的重掺杂半导体接触，形成欧姆接触
铜及低K介质
势垒层材料: 包括介质势垒层和导电势垒层 介质势垒层材料：ＳiＮ、ＳiＣ等新材料 主要功能:和介质层形成多层结构，防止介质 在工艺过程或环境中吸潮而影响性能。 导电势垒层：ＷＮ、ＴiＮ、Ｔa、ＴaＮ等 主要功能：防止Ｃu扩散、改善Ｃu的附着性、 作为ＣＭＰ和刻蚀停止层、作为保护层。
硅集成电路工艺基础9
第九章金属化与多层互连金属及金属性材料在集成电路技术中的应用被称为金属化。
按其在集成电路中的功能划分，金属材料可分为三大类：¾MOSFET栅电极材料：早期nMOS集成电路工艺中使用较多的是铝栅，目前CMOS集成电路工艺技术中最常用的是多晶硅栅。
¾互连材料：将芯片内的各独立元器件连接成具有一定功能的电路模块。
铝是广泛使用的互连金属材料，目前在ULSI中，铜互连金属材料得到了越来越广泛的运用。
¾接触材料：直接与半导体接触，并提供与外部相连的连接点。
铝是一种常用的接触材料，但目前应用较广泛的接触材料是硅化)等。
物，如铂硅(PtSi)和钴硅(CoSi2集成电路中使用的金属材料，除了常用的金属如Al，Cu，Pt，W 等以外，还包括重掺杂多晶硅、金属硅化物、金属合金等金属性材料。
9.1、集成电路对金属化材料特性的要求¾与n+，p+硅或多晶硅能够形成欧姆接触，接触电阻小；¾长时期在较高电流密度负荷下，抗电迁移性能要好；¾与绝缘体（如SiO）有良好的附着性；2¾耐腐蚀；¾易于淀积和刻蚀；¾易于键合，而且键合点能经受长期工作；¾多层互连要求层与层之间绝缘性好，不互相渗透和扩散。
9.1.1、晶格结构和外延生长特性的要求金属材料特性与其晶格结构有关，集成电路中金属薄膜：¾外延生长¾单晶膜具有最理想的特性。
采用外延生长可以消除缺陷，晶体结构好，提高金属薄膜的性能，降低电阻率和电迁移率，得到良好的金属/半导体接触或金属/绝缘体接触界面。
9.1.2、电学特性金属材料在集成电路中应用时，须考虑的电学性能主要包括电阻率、电阻率的温度系数(TCR)、功函数、与半导体接触的肖特基势垒高度。
对于接触材料和栅电极材料，其功函数、与半导体材料的肖特基势垒高度和接触电阻是非常重要的参数。
9.1.3，通过优化生长过程可以减小。
第九章金属化与多层连接1
9.2.4 Al/Si接触的改进
1 Al－Si合金金属化引线
采用铝硅合金代替纯铝作为接触和互连材料， 防止尖楔现象。
问题：出现分凝现象。即，在较高合金退火温 度时熔解在铝中的硅，在冷却过程中又从铝中析出。 该现象产生一个个硅单晶的结瘤。影响器件的 可靠性，有可能导致互连线短路。
2 铝－掺杂多晶硅双层金属化结构
金属势垒层材料(阻挡层金属)选择要求：保形的通 孔和沟槽淀积性能；好的势垒性能；低的通孔电阻；与 铜有好的黏附性；与铜的CMP工艺兼容。如：WN、TiN
9.3.5 金属Cu的淀积技术
采用大马士革（镶嵌）工艺进行Cu布线。 过程与上述相似。
9.3.6 低K介质和Cu互连集成技术中的可靠性问题
可靠性问题涉及：电迁移、应力迁移、热循 环稳定性、介电应力、热导率。
2 中值失效时间
表征电迁移现象的物理量是互连引线的中值失效 时间MTF(media time to failure),即50％互连引线 失效时间，其值正比于引线截面积，反比于质量输 运率
3 改进电迁移的方法
1） 结构的影响和“竹状”结构的选择
MTF随着铝线宽度的减小和长度的增加而降
低。
“竹状”铝引线 结构，组成多晶 体的晶粒从下而 上贯穿引线截面， 晶粒间界垂直于 电流的方向，所 以晶粒间界的扩 散不起作用。
第九章 金属化与多层互连
9.1 引言
金属化：金属及金属材料在集成电路技术中的应用。
根据金属在集成电路中的功能划分，可以分为三类：
互连材料——将同一芯片的各个独立的元器件连接成蚀，好的抗电迁移 特性。
互连连线是金属化工艺的主要组成部分；
大部分使用铜铝合金；
R ( l ) /(wtm )
什么是FPC软硬结合板
什么是FPC软硬结合板随着柔性PCB的生产比例越来越高，以及刚挠结合PCB的应用和普及，现在常见的是加上软性、硬性或刚挠结合PCB说是多层FPC。
一般用软性绝缘基板制作的FPC称为软性FPC或软性FPC，刚-柔PCB称为刚-柔PCB。
它满足了当今电子产品高密度、高可靠性、小型化、轻量化的需求，也满足了严格的经济要求和市场、技术竞争的需要。
在国外，60年代初开始广泛使用柔性PCB。
在中国，生产和应用始于60年代中期。
近年来，随着全球经济一体化、市场开放和引进技术的推广，其使用量不断增加。
一些中小型刚性FPC工厂瞄准这一机遇，采用软硬制造技术，利用现有设备改进工装和工艺，改造生产软性印制板，以满足日益增长的软性印制板使用需求。
为了进一步了解PCB，这里探索性的介绍一下软性PCB技术。
一、软性PCB的分类及其优点1.柔性印刷电路板的分类根据导体的层数和结构，软性PCB通常分为以下几类:1.1单面柔性PCB单面柔性PCB，只有一层导体，表面可以覆盖也可以不覆盖。
所用的绝缘基底材料因产品的应用而异。
常用的绝缘材料有聚酯、聚酰亚胺、聚四氟乙烯、软环氧玻璃布等。
单面柔性PCB可进一步分为以下四类:1)无覆盖层的单面连接这种柔性PCB的导体图案在绝缘基板上，导体表面没有覆盖层。
就像普通的单面刚性FPC。
这种产品是最便宜的一种，通常用于非关键和环保的应用。
通过钎焊、焊接或压力焊接实现互连。
它常用于早期的电话。
2)具有覆盖层的单侧连接与前一类相比，该类仅根据客户要求在导体表面增加一层包覆层。
覆盖时，焊盘应暴露在外，末端区域可以不覆盖。
如果需要，可以使用间隙孔。
它是应用最广泛的单面柔性PCB之一，广泛应用于汽车仪表和电子仪器中。
3)无覆盖层的双面连接这种连接焊盘接口可以连接在电线的正面和背面。
为了实现这一点，在焊盘处的绝缘衬底中形成通孔，并且该通孔可以在绝缘衬底的期望位置通过冲压、蚀刻或其他机械方法制成。
用于两面安装元件和器件，以及需要焊接的场合。
金属化与多层互连
②Si在Al中扩散：Si在Al薄膜中的扩散比 在晶体Al中大40倍。
③Al与SiO2反应：3SiO2+4Al→3Si+2Al2O3
好处：降低Al/Si欧姆接触电阻；
改善Al与SiO2的粘附性。
9.2.3 Al/Si接触的尖楔现象
图9.3 Al-Si接触引线工艺
T=500℃，t=30min.， A=16μm2，W=5μm， d=1μm，消耗Si层厚度
①在低K介质层上刻蚀出Cu互连线用的沟槽； ②CVD淀积一层薄的金属势垒层：防止Cu的扩散； ③溅射淀积Cu的籽晶层：电镀或化学镀Cu需要； ④沟槽和通孔淀积Cu：电镀或化学镀； ⑤400℃下退火； ⑥Cu的CMP。
铜金属化（Copper Metallization）
9.4 多晶硅及硅化物
多晶硅：CMOS多晶硅 栅、局域互连线；
RC常数：表征互连线延迟，即 RC l 。
t m t ox ρ-互连线电阻率，l-互连线长度，ε-介质层介电常数
①低ρ的互连线：Cu，ρ=1.72μΩcm； （Al，ρ=2.82μΩcm）
②低K （ε）的介质材料： ε<3.5
Cu互连工艺的关键
①Cu的淀积：不能采用传统的Al互连布线工艺。 （没有适合Cu的传统刻蚀工艺）
Z=0.35μm。 （相当于VLSI的结深） ∵Si非均匀消耗， ∴实际上，A*<<A，即
Z*>>Z，故 Al形成尖楔
尖楔现象
机理：Si在Al中的溶解度及快速 扩散，使Al像尖钉一样楔进Si衬 底；
深度：超过1μm； 特点： <111>衬底：横向扩展 <100> 衬底：纵向扩展 MOS器件突出。 改善：Al中加1wt％-4wt％的过
(s)第九章 金属化与多层互连
9.2.3 Al/Si接触中的尖楔现象
图9.3 Al-Si接触引线工艺 T=500℃，t=30min.， A=4.4μm2，W=5μm， d=1μm，则 消耗Si层厚度Z=0.3μm。 ∵Si非均匀消耗， ∴实际上，A*<<A，即 Z*>>Z，故 Al形成尖楔
尖楔现象
机理： Si在Al中的溶解度及 快速扩散。 特点： <111>衬底：横向扩展 <100> 衬底：纵向扩展 MOS器件突出。
9.3 Cu及低K介质
问题的引出： 互连线延迟随器件尺寸的缩小 而增加；亚微米尺寸，互连延迟 大于栅（门）延迟。 l 2 RC 如何降低RC常数——表征互连线延迟，即 tmtox ρ-互连线电阻率，l-互连线长度，ε-介质层介电常数 tm-引线厚度，tox-互连线下介质层厚度。 ①低ρ的互连线：Cu，ρ=1.72μΩcm； （Al，ρ=2.82μΩcm） ②低K （ε）的介质材料： ε<3.5
9.4.3 多晶硅互连及其局限性
l 2 ox 互连延迟时间常数RC：RC Rs tox
Rs、 l- -互连线方块电阻和长度， εox、tox-多晶硅互连线下面介质层的介电常数和厚度； 局限性：电阻率过高；
9.5 VLSI与多层互连
多层互连的提出： 互连线面积占主要； 时延常数RC占主要。 9.5.1 多层互连对VLSI的意义 1.使集成密度大大增加，集成度提高； 2.使单位芯片面积上可用的互连线面积大大增加； 3.降低互连延迟： ①有效降低了互连线长度； ②使所有互连线接近于平均长度； ③降低连线总电容随连线间隔缩小而增加的效应； ④减少了连线间的干扰，提高了频率； ⑤加快了整个系统工作速度。 4. 降低成本 （目前Cu互连可高达10层）
chap9-10解析
14
• （1）了解电迁移现象的物理机制
• （2）中值失效时间概念
• （3）改进电迁移的方法
•
结构的影响和“竹状”结构的选择；
•
AL-Cu合金(在Al中加入0.5～4％的Cu可
以降低铝原子在晶间的扩散系数。但同时电阻
率会增加！)和AL-Si-Cu合金；
•
三层夹心结构。
15
9.3 铜及低K介质
• 降低互连线延迟时间重要方法之一：使用
➢可以通过掺杂改变MS。如n-poly可以使VT下降1.1 V，
既工业界常用的双多晶栅dual-poly（n & p）工艺。 ➢多晶栅自对准技术，可以进一步提高集成度。
22
多晶硅栅自对准技术
23
LDD(Lightly Doped Drain)＋spacer 多晶硅自对准技术
LDD工艺是CMOS集成电路进入亚微米后应用最广泛的技术， LDD结构是 用来降低MOS管源端和漏端在沟道的电场分布，以克服热载流子效应所造成的 I-V特性因长时间作用而漂移的问题。但是LDD结构在导电沟道两段的深度只有 20nm，这等于在源极和漏极 的两端形成了两个尖端，尖端放电现象即静电放电 (ESD) 便容易发生在LDD结构上，从而造成这种结构的抗静电能力较低。
接成为具有一定功能的电路模块。 • 接触材料：直接与半导体材料接触的材料，以及
提供与外部相连的连接点。 • 金属材料：除了常见AL、CU、Pt、W等以外，
还包括重掺杂多晶硅、金属硅化金属合金等金属 性材料。
3
9.1 集成电路对金属化材料特性的要求
对IC金属化系统的主要要求
电学、机械、热学、热力学及化学
26
金属硅化物作为接触材料
特点：类金属，低电阻率（<0.01多晶硅），高温
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
多晶硅及金属硅化物
多晶硅可作为互连引线； 电阻率：多晶硅>难熔金属硅化物>难熔金 属>Al>Cu 当电路的特征尺寸小于2mm时，掺杂多晶 硅就不适用作互连材料。必须采用比多晶 硅低得多的电阻率，而同时又能保持多晶 硅原有的工艺兼容性的材料。
多晶硅及金属硅化物
金属硅化物 金属硅化物的电阻率比多晶硅低得多（约十分之 一） 高温稳定性好 抗电迁移能力强 可在多晶硅上直接沉积难熔金属制备，与现有硅 栅工艺兼容 TiSi2, WSi2, MoSi2和 CoSi2等适合作栅和互连材 料；PtSi和PdSi2则主要用于作欧姆接触材料。
其中涉及到大量相关工艺和技术的应用，应变 硅，绝缘硅，仅有5个原子层厚、1.2nm氧化物 栅极，“睡眠晶体管”技术等等。
铜及低K介质
大马士革（镶嵌式）工艺： 不同与Al互连，Cu互连工艺中缺乏合适的Cu刻蚀工艺， 因此采用大马士革（镶嵌式）方法。 工艺步骤： （1）沉积刻蚀阻挡层 （2）沉积介质层 （3）光刻制备引线沟槽 (4)光刻制备接触孔 （5）溅射势垒层和籽晶层 （6）沉积Cu金属层 （7）CMP金属层
n+
n-
ＳiＯ２
nn+
nn+
Ｓ iＯ ２
nn+ n+
n-
Ｓ iＯ ２
n-
n+
Ｔi沉积
退火产生金属硅化物
湿法腐蚀Ｔi薄膜
自对准栅技术加离子注入可以大幅减小掺杂横向 效应引起的覆盖电容，提高工作频率。 多晶硅栅取代Ａl栅，由于栅与衬底Si的功函数差 减少，可以使PMOS的开启电压VT绝对值下降1.21.4V左右。 开启电压VTX降低后，器件充放电幅度降低，时间 缩短，从而也可提高工作频率。 开启电压VTX降低，整个电源电压和时钟脉冲电压 都可以降低，因而降低了IC功耗，提高集成度。
多晶硅/硅化物复合栅结构
TiSi
2
TiSi 多晶硅栅极
2
n n
+
-
n
-
Ｓ iＯ ２
（1）电迁移 平均失效时间MTF：50%互连线失效的时间
A MTF exp 2 CJ KT
式中 A 金属条横截面积 (cm2) J 电流密度 (A/cm2) 金属离子激活能 (ev) k 玻尔兹曼常数 T 绝对温度 C 与金属条形状、结构有关的常数
电迁移改善方法： （1）竹状结构：晶粒边界垂直于电流方向。 （2）Al-Cu， Al-Si-Cu合金： 少量Cu的加入可以显著改善抗电迁移 性能 (3) 三明治结构:两层铝膜之间夹一层过度 金属层,400度退火1小时,在铝膜之间形成 金属化合物。
Ti/TiN M1 Cu
SiN FSG FSG Cu
CoSi2
Ta 或 TaN Cu
W
W
PSG STI n+
+ + n+ p p USG P型井區 N型井區 P型磊晶層 P型晶圓
铜及低K介质
低K介质材料要求： 介电常数K小于3.5（SiO2为3.9） 好的材料特性、热性能、介电性能和力学 性能 与其他互连材料，如Cu及势垒材料兼容 与IC工艺兼容 工艺成本低 能在特定条件下工作，稳定可靠
(2) Al的“尖锲”现象
硅不均匀 溶解到Al中， 并向Al中扩 散，形成腐 蚀坑 ，Al相 应进入Si中， 形成“尖 锲”。
实际上，硅在接触孔内并不是均匀消耗的，往往 只是通过几个点消耗Si，因此这些地方的深度很 大，Al在这里象尖钉一样锲入Si中，使pn结实效， 实际深度往往可以超过1um。
Ti/TiN M1 Cu
SiN FSG FSG Cu
CoSi2
Ta 或 TaN Cu
W
W
PSG STI n+
+ + n+ p p USG P型井區 N型井區 P型磊晶層 P型晶圓
铜及低K介质
势垒层材料要求： 介质势垒层：要求介电常数低，SiN （7.8）， SiC（4-6）。 金属势垒层： （1）好的台阶覆盖 （2）好的势垒特性 （3）低的通孔电阻 （4）与Cu有好的黏附性 （5）与Cu的CMP工艺兼容
铜及低K介质
金属化及多层布线的发展： 电路特征尺寸不断缩小 芯片引线数急剧增加 芯片内部连线长度迅速上升 金属布线层数不断增加
互连引线的延迟时间增加
Intel 奔腾 III Merced （1999） 6层金属互连，0.18µm工艺，集成晶体管数 2500万个，连线总长度达5km
铜及低K介质
势垒层材料: 包括介质势垒层和导电势垒层 介质势垒层材料：ＳiＮ、ＳiＣ等新材料 主要功能:和介质层形成多层结构，防止介质 在工艺过程或环境中吸潮而影响性能。 导电势垒层：ＷＮ、ＴiＮ、Ｔa、ＴaＮ等 主要功能：防止Ｃu扩散、改善Ｃu的附着性、 作为ＣＭＰ和刻蚀停止层、作为保护层。
Al-Si系统一般合金温度为450－500 oC
Al/Si接触的改善
Al-阻挡层结构：在Al与Si之间沉积一层薄 阻挡层，限制Al“尖锲”现象。 希望阻挡层与Si有好的黏附性和低的欧 姆接触电阻，可以采用硅化物，如PtSi、 Pd2Si或CoSi2，也可采用Ti、TiN、TaN和 WN等。
铜及低K介质
Al在IC中的应用
最常用的连线金属 第四佳的导电金属
• • • • Ag Cu Au Al 1.6 m.65 mWcm
Al与SiO2反应： 4Al+3SiO22Al2O3+3Si 反应可以改善 Al/Si欧姆接触电阻；增强Al 引 线与SiO2的黏附性。
Ti/TiN
TiN, ARC 金屬1, Al•Cu
TiSi2
W STI
n+ n+ P型井區
BPSG USG
p+ p+ N型井區
P型磊晶層 P型晶圓
金属化对材料的要求
(1)好的界面特性（粘附性、界面态等） •High speed (2)热、化学稳定性 (3)电导率高 •High reliability (4) 抗电迁移性强 •High density (5)接触电阻小 (6) 易加工（沉积、刻蚀、键合） (7) 多层间绝缘性好（扩散阻挡层）
形成欧姆接触的方式
低势垒欧姆接触：一般金属和P型半导体 的接触势垒较低 高复合欧姆接触 高掺杂欧姆接触
金属化材料
Al Cu 高熔点金属（W、Mo、Ta、Ti等） 多晶硅 金属硅化物（WSi2、 MoSi2、TiSi2等） 此外，还要考虑介质材料，阻挡层，垫层等。
Al在IC中的应用
当金属与半导体之间的载流子输运以隧道 穿透为主时，Rc与半导体的掺杂浓度N及 金－半接触的势垒高度qVb 有下面的关系
qVb Rc exp N
qVb在数值上等于金属费米能级上的电子 进入半导体所需的能量。 结论：要获得低接触电阻的金－半接触， 必须减小金－半接触的势垒高度及提高半 导体的掺杂浓度
Al金属化存在的问题： （1）大电流密度下，有显著的电迁移现象 （2）高温下，Al和Si、SiO2会发生反应， 产生“尖锲”现象。
（1）电迁移 Al为多晶材料，包含很多单晶态晶粒。 大电流密度下，Al原子沿电流方向的定向 迁移，多沿晶粒边界。 电迁移造成短路或断路，造成器件失效， 影响IC可信度。
铜及低K介质
低K介质材料分类：
K=2.8-3.5 掺Ｆ的氧化物、低Ｋ的ＳＯＧ旋涂玻璃 Ｋ=２.５－2.8 ＰＡＥ、含Ｆ的聚酰亚胺、ＢＣＢ、有机硅氧烷聚合物 等有机材料 Ｋ<２.０ 多孔型材料，可达到极低Ｋ值（１.１），需要能经受Ｃ ＭＰ、刻蚀、热处理等工艺。
Ti/TiN M1 Cu
SiN FSG FSG Cu
鋁
p+ N型矽
SiO2
鋁
p+
鋁
Al/Si接触的改善
合 金 化 ： 采 用 含 少 量 Si 的 Al-Si 合 金 （ 一 般 为 1% ） , 由于合金中已存在足量的 Si ，可以抑制底 层Si的扩散，防止“尖锲”现象。 在 300oC 以上，硅就以一定比例熔于铝中， 在此温度，恒温足够时间，就可在Al-Si界面形成 一层很薄的 Al-Si 合金。 Al 通过 Al-Si 合金和接触 孔下的重掺杂半导体接触，形成欧姆接触
Cu互连工艺中的关键技术： Cu的沉积技术 低K介质材料的选择和沉积 势垒层材料的选择和沉积技术 Cu的CMP平整化技术 大马士革（镶嵌式）结构的互连工艺 可靠性问题
深亚微米技术的发展： 90nm、45nm线宽 300mm（12寸）晶圆
铜及低K介质 系统集成（SOC）
估计0.07 µm工艺，一个微处理器需10层金 属互连，连线总长度达10km
铜及低K介质
RC常数： 互连引线的延迟时间以RC常数来表征。
l wl l2 RC R C ( ) ( ) wtm tox tmtox
其中，l为引线长度，w为引线宽度，tm为引 线厚度，tox为介质层厚度。 从中可以看出，采用低电阻率的互连材料和 低介电常数的介质材料可以有效降低互连系统的 延迟时间。
制备方法：共蒸发、共溅射、合金靶溅射，CVD等。 TiSi2 和 CoSi2的自对准工艺：
• • • • 溅射剥离从衬底表面去除原生氧化层 Ti 或 Co 沉积 退火形成金属硅化物 Ti 或 Co 不与SiO2反应,金属硅化物在硅和Ti 或Co接 触处形成 • 去除Ti 或 Co • 选择性再次退火以增强电导率
多晶硅及金属硅化物
多晶硅及金属硅化物
多晶硅： 栅极与局部互连材料 1970年代中期取代Ａl而成为栅极材料 具高温稳定性