数字信号处理系统的实现
数字信号处理实验报告
实验一 信号、系统及系统响应一、实验目的1、熟悉理想采样的性质，了解信号采样前后的频谱变化，加深对时域采样定理的理解。
2、熟悉离散信号和系统的时域特性。
3、熟悉线性卷积的计算编程方法：利用卷积的方法，观察、分析系统响应的时域特性。
4、掌握序列傅里叶变换的计算机实现方法，利用序列的傅里叶变换对离散信号、系统及其系统响应进行频域分析。
二、 实验原理1.理想采样序列：对信号x a (t)=A e −αt sin(Ω0t )u(t)进行理想采样，可以得到一个理想的采样信号序列x a (t)=A e −αt sin(Ω0nT ),0≤n ≤50，其中A 为幅度因子，α是衰减因子，Ω0是频率，T 是采样周期。
2.对一个连续时间信号x a (t)进行理想采样可以表示为该信号与一个周期冲激脉冲的乘积，即x ̂a (t)= x a (t)M(t),其中x ̂a (t)是连续信号x a (t)的理想采样；M(t)是周期冲激M(t)=∑δ+∞−∞(t-nT)=1T ∑e jm Ωs t +∞−∞,其中T 为采样周期，Ωs =2π/T 是采样角频率。
信号理想采样的傅里叶变换为X ̂a (j Ω)=1T ∑X a +∞−∞[j(Ω−k Ωs )],由此式可知：信号理想采样后的频谱是原信号频谱的周期延拓，其延拓周期为Ωs =2π/T 。
根据时域采样定理，如果原信号是带限信号，且采样频率高于原信号最高频率分量的2倍，则采样以后不会发生频率混叠现象。
三、简明步骤产生理想采样信号序列x a (n),使A=444.128，α=50√2π，Ω0=50√2π。
（1） 首先选用采样频率为1000HZ ，T=1/1000，观察所得理想采样信号的幅频特性，在折叠频率以内和给定的理想幅频特性无明显差异，并做记录；（2） 改变采样频率为300HZ ，T=1/300，观察所得到的频谱特性曲线的变化，并做记录；（3） 进一步减小采样频率为200HZ ，T=1/200，观察频谱混淆现象是否明显存在，说明原因，并记录这时候的幅频特性曲线。
数字信号处理Digital Signal Processing(DSP)
• 经过A/D变换器后，不但时间离散化了，幅度也量化 了，这种信号称为数字信号。用x(n)表示。
例子
• 如4位码，只能表示24=16种不同的信号幅度， 这些幅度称为量化电平。
• 当离散时间信号幅度与量化电平不相同时， 就要以最接近的一个量化电平来近似它。
（7）估计理论，包括功率谱估计及相关函数 估计等。
（8）信号的压缩，包括语音信号与图象信号 的压缩
（9）信号的建模，包括AR，MA，ARMA， CAPON，PRONY等各种模型。
（10）其他特殊算法（同态处理、抽取与内 插、信号重建等）
（11）数字信号处理的实现。
（12) 数字信号处理的应用。
第一节 什么是数字信号处理 第二节 数字信号处理的实现 第三节 数字信号处理的应用领域 第四节 数字信号处理器
例：直流信号：仅用一个参量可以描述。阶跃信号：可用幅 度和时间两个参量描述。正弦波信号：可用幅度、频率和 相位三个参量来描述。
• 随机信号：若信号在任意时刻的取值不能精确确定，或 说取值是随机的，即它不能用有限的参量加以描述。也无 法对它的未来值确定性地预测。它只能通过统计学的方法 来描述(概率密度函数来描述)。
• 随着信息时代、数字世界的到来，数字信号处 理已成为一门极其重要的学科和技术领域。
（四）数字信号处理系统的基本组成
• 以下所讨论的是模拟信号的数字信号处理系统.
模拟 前置预 滤波器
xa(t)
PrF
x(n)
y(n)
A/D 变换器
数字信号 处理器
D/A 变换器
ADC
DSP
数字信号处理-原理、实现及应用(第4版) 第0章 绪论
2022/10/23
通院 信息科学研究所
27
0.3 数字信号处理的优点（2）
2、精确性：
模拟系统：精确性依元器件不同而有所差异。 数字系统：精度由机器字长，算法等决定。 例如，求对数运算，数字运算精度可任意高，
而对于模拟电路，1%的精度就很难达到。
2022/10/23
通院 信息科学研究所
28
2022/10/23
通院 信息科学研究所
7
信号举例 （4）
黑白照片
• Represents light intensity as a function of two spatial coordinates
2022/10/23
通院 信息科学研究所
8
信号举例 （5）
视频信号 Video signals
处 理
时
采
x(n)
域 离
散
样
系
统
y(n) 平 y(t) 滑 滤
波
2022/10/23
通院 信息科学研究所
16
2. 数字信号处理的基 本内容
1.模拟信号的预处理
预滤波和前置滤波 作用：滤除输入模拟信号中的无用频率成
分和噪声，避免采样后发生的频谱混叠失 真 为了满足采样定理的要求。
2022/10/23
数字信号处理
绪论
主要内容
信号的特征 信号的分类 数字信号处理的基本内容 数字信号处理的实现方法 数字信号处理的优点
2022/10/23
通院 信息科学研究所
2
信号
信号是信息的载体。通过信号传递信息。
信号我们并不陌生，如刚才铃声—声信号，表 示该上课了；
十字路口的红绿灯—光信号，指挥交通； 电视机天线接受的电视信息—电信号； 广告牌上的文字、图象信号等等。
第一章1、数字信号处理的实现方法...
第一章：1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法来实现各种算法。
(1) 在通用的计算机上用软件实现；(2) 在通用计算机系统中加上专用的加速处理机实现；(3) 用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；(4)用通用的可编程DSP 芯片实现。
与单片机相比，DSP 芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；(5) 用专用的DSP 芯片实现。
在一些特殊的场合，要求的信号处理速度极高，用通用DSP 芯片很难实现（6）用基于通用dsp核的asic芯片实现。
2、简单的叙述一下dsp芯片的发展概况？答：第一阶段，DSP 的雏形阶段（1980 年前后）。
代表产品：S2811。
主要用途：军事或航空航天部门。
第二阶段，DSP 的成熟阶段（1990 年前后）。
代表产品：TI 公司的TMS320C20主要用途：通信、计算机领域。
第三阶段，DSP 的完善阶段（2000 年以后）。
代表产品：TI 公司的TMS320C54 主要用途：各个行业领域。
3、可编程dsp芯片有哪些特点？答：1、采用哈佛结构（1）冯。
诺依曼结构，（2）哈佛结构（3）改进型哈佛结构2、采用多总线结构3.采用流水线技术4、配有专用的硬件乘法-累加器5、具有特殊的dsp指令6、快速的指令周期7、硬件配置强8、支持多处理器结构9、省电管理和低功耗4、什么是哈佛结构和冯。
诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
冯。
诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
《DSP原理及应用》电子教案全套课件
1.1 数字信号处理概述 1.2 数字信号处理器概述
1.1 数字信号处理概述
1.1.1 数字信号处理系统的构成 1.1.2 数字信号处理的实现 1.1.3 数字信号处理的特点
返回首页
1.1.1 数字信号处理系统的构成
图1-1 典型的数字信号处理系统
返回本节
1.1.2 数字信号处理的实现
返回本节
图2-1 TMS320C54x DSP的内部硬件组成框图2
2.2 TMS320C54x的总线结构
TMS320C54x DSP采用先进的哈佛结构并具有八 组总线，其独立的程序总线和数据总线允许同时 读取指令和操作数，实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数 据，允许CPU在同一个机器周期内进行两次读操 作数和一次写操作数。独立的程序总线和数据总 线允许CPU同时访问程序指令和数据。
返回首页
存储器 64 K字程序存储器、64 K字数据存储器以及64 K 字 I/O 空间。在 C548、C549、C5402、C5410 和 C5420中程序存储器可以扩展。
指令系统 单指令重复和块指令重复操作。 块存储器传送指令。 32位长操作数指令。 同时读入两个或3个操作数的指令。 并行存储和并行加载的算术指令。 条件存储指DSP芯片的主要特点
1．哈佛结构 2．多总线结构 3．指令系统的流水线操作 4．专用的硬件乘法器 5．特殊的DSP指令 6．快速的指令周期 7．硬件配置强
时钟 取指 译码 取操作数 执行 N N-1 N-2 N-3 N+1 N N-1 N-2 N+2 N+1 N N-1 N+3 N+2 N+1 N
ADSP21160实现数字信号处理系统
ADSP21160实现数字信号处理系统本文使用ADI 公司的ADSP21160为主处理器搭建了信号处理硬件平台，给出了对系统的构思及具体电路设计，具有一定的实用价值。
ADSP21160采用超级哈佛结构，片内有4 套独立的总线，分别用于双数据存取、指令存取和输入/输出接口，片内集成了处理器核(包括运算单元、控制单元、地址产生器和总线、中断、寄存器等)、大容量双端口静态存储器、程序/数据外部总线及多处理器接口、输入/输出控制器等数字信息处理系统的主要功能块。
硬件系统的设计思路下面从数据的输入输出，系统的上电运行，系统的电源配置及电路控制等方面简单介绍系统的设计思路。
1. 首先考虑数据传输。
外部设备(接收机)通过50针接口将数据经ADSP21160处理后转换成串行数据输出，传递给外设(控制器)及计算机。
为了电路系统的保密性以及便于系统中一些逻辑控制电路的实现，在ADSP21160和50针接口之间增加了一个CPLD控制电路。
2. 为了上电后系统可以自行运行，需要给DSP配置一个外接FLASH,并将计算程序预先烧写FLASH中。
通过配置ADSP21160的引导方式，系统上电后，ADSP21160可自动从FLASH 中读取程序并运行。
3. 由于ADSP21160只有4Mbit的内部存储空间，且等分为数据存储空间和程序存储空间两部分.。
为了系统及程序今后升级的方便，使用SRAM配置了512K32位的外部存储空间。
4. 由于ADSP21160的串行口不是通用的UART串口，而系统和计算机均要求串行数据输出，故系统中需要一个并串转换芯片来输出运算结果。
5. 由于外部只提供+5V直流电源，而ADSP21160要求+3.3V的接口电源及2.5V的内核电源，故系统内部器件也相应的尽量选择+3.3V器件，故系统需要一个DC/DC转换芯片将+5V电源转换成+2.5V及+3.3V的电源输出。
系统的各功能模块设计。
通用数字信号处理系统的实现
１ 概 述
数字 信号 处理是 利用 计算 机或 专用 设备 ，
应 用 。
以 说明 ：
ｓ ａｔ ｔ ｕｓ＝Ｆ Ａ Ｉ Ｄｍ ａＷ ａｔ ｃｈｄｏｇＳｔ ｔ ａｒ
Ｓｔ ｅｐｌ： ｐｅｎ ｄｅｖｉ Ｅｒｒ Ｏ 可使 用普通 Ｐ Ｃ机 Ａｄ ａ ｖ ｎ ｔｃ ｅ ｈ生 产的 ＰＣＬｌ ０ ＤＡ＆Ｃ卡。 系统可 以通 ８０ 过Ｐ ＣＬｌ０ 卡 模拟输 出可控的波 形，并进行数 ８０ 据 采集 ，同时 用软件对采集 的数据进行频 谱分 析。 Ｐ ＣＬｌ ０ ８ ０具有 ３ ０ ３ Ｋ的 ｌ ２位模数 转换器 ， 板载 ｌ Ｋ的 ＦＩ ＦＯ缓存 ， ２路 ｌ ２位 Ｄ／Ａ输 出 通 道 ， ｌ６位数字 输 入通道 ， ｌ ６位数 字输 出 通 道和一 个 ｌ ６位计数 器通道 。ＰＣＬｌ ０ 的 ８０ 最大特点是 可以使用 看门狗 （ ｔｈ ｏ ） 术 Ｗａ ｃ Ｄ ｇ 技 来监测模拟输 入通道来 条件 触发数据采 集 ，并 可以使 用 ＤＭ Ａ 方式 来实现 高速 的数据 传输 。 因此 Ｐ ＣＬ１０ ８ ０卡不仅具有数 据采集的功能 ，还 可以具有 信号 控制和数据输 出的功 能 ，它 能把 外界的 电信号 转换成数 字信 号，还 可 由计算 机 控制产生 的数字 信号 转换成模拟 信号输 出（ ） １。 其过程 如图 ｌ所示 。
摘 要 ： 本文简述了 Ｐ Ｌｌ ０ 卡 设备驱动程 序的工作过程 ，介绍了基于 开发软件包 实现 高速数据采 集和模拟 信号输 出的程序编 制方 Ｃ ０ ８ 法 ，最后，给出了在 ｗｉ ｄ ｗｓ ｎ ｏ 平台下使用多线程技术的通 用信号 处理系统实例 ，并给 出了 ｃ＋＋源 代码 。 关键词 ： Ｃ ｌ ０ 卡 数据采集 模拟信号输 出 多线 程 Ｐ Ｌ ０ ８ 中图分类 号 ：Ｕ ２８ｌ 文献标识码 ：Ａ 文章编号 ： ６ ２ ７ （０ ６ ｌ （） ０ ２ ０ １ ７ ３ ９１２ ０ ）０ｃ ０ ０ ２
数字信号处理-原理实现及应用(高西全-第3版)第1章 时域离散信号和系统
2020/7/5
信息与通信工程系—数字信号处理
14
时域离散信号的表示
用图形表示
直观
1
0.5
xaT(n)
0
-0.5
-1
-4
-2
0
2
4
6
n
为了醒目，在每一条竖线的顶端加一个小黑点。
2020/7/5
信息与通信工程系—数字信号处理
15
Matlab 语言中的序列表示
t=-0.025:0.001:0.025; xat=0.9*sin(50*pi*t); subplot(2,1,1); plot(t,xat);axis([-0.025,0.03,-1,1]); xlabel('t'); ylabel('xat(t)');
a nun
1 a 0
1 1 O 1
23
4n
2020/7/5
信息与通信工程系—数字信号处理
24
正弦序列
x(n) Asin(nT ) Asin(n )
T 采样间隔 ； 模拟信号的角频率
数字域的数字频率
T 1
x(n)
0
2 /10
-1
-10 -5
0
5 10
n
2020/7/5
信息与通信工程系—数字信号处理
信号的产生、传输和处理需要一定的物理装置，这样 的物理装置常称为系统。
系统的基本作用是对输入信号进行加工和处理，将其
转换为所需要的输出信号。
2020/7/5
信息与通信工程系—数字信号处理
6
1.1 引言
信号、系统数学描述的意义
为了把握信号与系统的特征参数
系统输出的预测
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
z
1
z
1
z
1
z
1
h(0) h(1) h(2) h(3) h(4) h(4) h(3) h(2) h(1) h(0)
h (N/2 －1 )
z－ 1 N＝偶数
x(n )
z－ 1
z－ 1
z－ 1
N＝奇数 h (0) y(n ) h (1) z－ 1 h (2) z－ 1 z－ 1 h ((N－1 )/2 )
第二类线性相位网络结构
x(n ) z－ 1 z－ 1
h(n) h( N 1 n)
z－ 1 z－ 1
11 21
…
1K 2K
21
2K
H ( z ) A H j ( z )
j 1
K
0 j 1 j z 2 j z H j ( z) 1 1 j z 1 2 j z 2
1
2
级联型
H ( z)
ai z
i 0 N
N
i
1 bi z i
M1 i 1 i 1 N1
A
M2
1 (1 c z ) i 1 (1 d z ) i i 1 i 1 N
N
H ( z) A
1 1 2 (1 g z ) (1 a z a z ) i 1i 2i 1 1 2 (1 p z ) (1 b z b z ) i 1i 2i i 1 M i 1 i 1 N2
A0
x ( n)
pi
z
1
Ai
y ( n)
b1i
b2i
a0i z a1i
1
z 1
6.1. 3 FIR滤波器的结构
（1）直接型（卷积型结构，也称为横截型结构）
x(n ) z－ 1 z－ 1 … h(2) … z－ 1 z－ 1
h(0)
h (1)
h (N－ ) 3
h(N－ 2 )
h(N－ 1 ) y(n)
i 1
级联型
H ( z ) h( n) z
n 0
N 1
n
(a0i a1i z
i 1
M
1
a2i z )
2
z 1
z i
z 1
a1i
z 1
a2i
级联型 M M H ( z ) (a0i a1i z 1 a2i z 2 ) H i ( z )
H ( z ) h( n ) z n
n 0
N 1
y ( n ) h ( m) x ( n m)
m 0
N 1
横截型
y ( n)
z
x ( n)
1
h( k ) x ( n k )
k 0
N 1
z 1
z 1
h(0) h(1)
z 1
x ( n)
h( N 2)
第6章 数字信号处理系统的实现
数字网络的信号流图 IIR滤波器的结构 FIR滤波器的结构
数字信号处理的实现
y (n) ai x(n i ) bi y (n i )
i 0 i 1
N
N
H ( z)
i a z i i 0
N
1 bi z i
i 1
N
如果是FIR:
1
y ( n)
b1
x ( n)
y ( n)
z
1
+
a0 a1
b1
z 1
信号流图的转置定理
6.1.2 IIR滤波器的结构
H ( z)
i a z i i 0
N
1 bi z i
i 1
N
H1 ( z ) H 2 ( z )
H1 ( z )
H 2 ( z)
a z
x ( n)
z ( n)
b1
z 1
a0
z 1 z 1 z 1
y ( n)
z(n 1) z (n 2) z(n 3)
a1 a2 a3
b2 b3
z 1 z 1
直接Ⅰ型的变形结构
x(n ) a1 a2 z－ 1 z－ 1
y2 (n ) y2 (n － 1) y2 (n － 2)
b0 z－ 1 b 1 z－ 1 b 2
y (n) ai x(n i )
i 0
N
H ( z ) ai z
i 0
N
i
6.1
x(n )
数字滤波器的结构
x(n －1) x(n ) z－ 1 x(n －1)
6.1.1 数字网络的信号流图
z－ 1
x(n )
a x(n )
x(n )
a
a x(n )
a x1 (n ) x1 (n )＋x2 (n ) x1 (n ) x1 (n )＋x2 (n )
y(n )
… … …
b N－ 1 z－ 1 b N
…
a N－ 1
…
－ 1 aN z
…
y2 (n －N)
直接Ⅱ型结构
x(n ) a1 a2 z－ 1 z－ 1 b0 b1 b2 y(n )
… … …
b N－ 1 bN
…
a N－ 1
…
－1 aN z
例
x ( n)
a0
b1
z
1
y ( n)
x ( n)
z
1
z
1
a
a
+
方框图流图 (1) 加法器改为节点; (2) 输入信号改为源节点; (3) 乘法器,积分器和延迟器改为支路增益; (4)* 某些加法器的输入分支点改为节点;
y(n) a0 x(n) a1 x(n 1) b 1 y(n 1)
x ( n)
z
1
a0 a1
+
z
M (1 a1i z 1 a2i z 2 ) H ( z ) A A H i ( z ) 1 2 b2i z ) i 1 (1 b i 1 1i z
(1 a1i z 1 a2i z 2 ) Hi ( z) (1 b1i z 1 b2i z 2 )
－1 h (0) y(n ) z－ 1 h (1)
－1 z－ 1 h (2)
－1 z－ 1
－1 h (N/2 －1 )
－1 z－ 1
N＝偶数
x(n )
z－ 1
z－ 1
－1 h (0) y(n ) h (1)
－1 z－ 1 h (2)
－1 z－ 1
－1 z－ 1
N＝奇数 h ((N－1 )/2 )
线性相位型
x(n 1)
a1 a2 a3
y(n 1) y(n 2)
z z
1
x(n 2)
1
b2 b3
z 1
z 1
x(n 3)
y(n 3)
w(n) ai x(n i ) y (n) w(n) bi y (n i )
i 0 i 1
3
3
x ( n)
a0
w( n)
1
2
b1i
b2i
a0i z a1i
1
a0i a1i z 1 1 b1i z 1 b2i z 2
z 1
pi
z 1
Ai
Ai 1 pi z 1
并联型
M Ai a0i a1i z 1 H ( z ) A0 1 1 2 1 p z 1 b z b z i 1 i 1 i 1i 2i L
h(n) h( N 1 n) N even
N 1 n 0 N 1 2 n 0 0
N even, odd
N 1 N 2
h(n) h( N 1 n)
n h ( n ) z n h ( n ) z n
H ( z ) h( n) z n
x ( n)
a01
i 1
a0 M
z 1
i 1
y ( n)
z 1
a11
a1M
z 1
a21
z 1
a2 M
（3）线性相位结构
第一类线性相位网络结构
x(n ) z－ 1 z－ 1
h(n) h( N 1 n)
z－ 1 z－ 1
h (0) y(n )
h (1)
z－ 1 h (2)
z－ 1
a1
1
a0
b1
z 1
y ( n)
b2 b3
z z
a2
1
a1
b2
a3
z 1 a2
a0 a1 z 1 a2 z 2 H ( z) 1 2 1 b z b z 1 2
（2）级联型结构
x(n) A z－ 1
01 11
z－ 1
… z－ 1
0K 1K
z－ 1
y(n)
…
并联型
H ( z)
i a z i i 0 N
1 bi z i
i 1
N
A0
i 1
N
Ai 1 d i z 1
M Ai a0i a1i z 1 H ( z ) A0 1 1 2 1 p z 1 b z b z i 1 i 1 i 1i 2i L
…
…
…
…
…
b N－ 1
a N－ 1 aN
x(n －N)
z－ 1 b N
z－ 1 y(n －N)
…
例： 直接型
w(n) ai x(n i )
i 0