multisim实验四实验报告

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

仲恺农业工程学院实验报告纸

__自动化学院_(院、系)__工业自动化__专业__144_班_电子线路计算机仿真课程

实验四:触发器及其应用仿真实验

一、实验目的

1.掌握集成JK触发器和D触发器的逻辑功能及其使用方法。

2.熟悉触发器之间相互转换的设计方法。

3.熟悉Multisim中逻辑分析仪的使用方法。

二、实验设备

PC机、Multisim仿真软件。

三、实验内容

1.双JK触发器74LS112逻辑功能测试

(1)创建电路

创建如下图所示电路,并设置电路参数。

图4-1 74LS112逻辑功能测试

(2)仿真测试

①J1和J5分别74LS112的异步复位端输入,J2和J4分别为J、K数据端输入,J3为时钟端输入,X1和X2指示74LS112的输出端Q和Q_的状态。

②异步置位和异步复位功能测试。

闭合仿真开关

拨动J1为“0”、J5为“1”,其他开关无论为何值,则74LS112被异步置“1”,指示灯X1亮,X2灭。理解异步置位的功能。

拨动J1为“1”、J5为“0”,其他开关无论为何值,则74LS112被异步清“0”,指示灯X1灭,X2灭,理解异步复位的功能。

③74LS112逻辑功能测试

首先拨动J1和J5,设定触发器的初态。

接着,拨动J1和J5均为“1”,使74LS112处于触发器工作状态。

然后,拨动J2-J4,观察指示灯X1和X2亮灭的变化,尤其注意观察指示灯令亮灭变化发生的时刻,即J3由“1”到“0”变化的时刻,从而掌握下降沿触发的集成边沿JK触发器的逻辑功能。如下图所示:

图4-2 JK触发器逻辑功能测试

设定触发器的初态为Q = 1。将J2置1后,再将J3置1,可以观察到此时触发器状态并无改变。

将J3清0,观察到输出Q = 1。同样的,将J2清0,同时将J4置1,在J3由1->0的时刻,可以观察到Q = 0。

2.JK触发器构成T触发器

(1)创建电路

创建如图所示电路,并设置电路参数。

图4-3 74LS112构成T触发器

(2)仿真测试

①闭合仿真开关。

②打开示波器窗口,如图所示。

示波器窗口从上到下同时显示三个波形,即时钟输入信号(A通道)、Q端输出信号(B通道)及Q端输出信号(C通道)。由读数指针T1所在位置看出:当时钟输入信号下降沿到来时,触发器输出状态翻转,即Q由“0”变“1”,同时Q由“1”变“0”;由读数指针T2所在位置看出:当时钟输入信号上升沿到来时,触发器输出状态不变,即Q保持“1”,Q保持“0”。所以,每当时钟输入信号下降沿到来时,Q的状态就翻转,实现了下降沿触发的边沿T触发器的功能,同时也是二分频电路。

图4-4 T触发器输入输出波形

3.双D触发器74LS74逻辑功能测试

(1)创建电路

创建如下图所示电路,并设置电路参数。

图4-5 74LS74逻辑功能测试

(2)仿真测试

①J1和J4分别74LS74的异步复位端输入,J3为数据端输入,J2为时钟端输入,X1和X2指示74LS74的输出端Q和Q_的状态。

②异步置位和异步复位功能测试。

闭合仿真开关

拨动J1和J4,其他开关无论为何值,观察指示灯显示,理解异步置位的功能和异步复位的功能。

③74LS112逻辑功能测试

首先拨动J1和J4,设定触发器的初态。

接着,拨动J1和J4均为“1”,使74LS74处于触发器工作状态。

然后,拨动J2和J3,观察指示灯X1和X2亮灭的变化,尤其注意观察指示灯令亮灭变化发生的时刻,即J2由“1”到“0”变化的时刻,从而掌握上升沿触发的集成边沿D触发器的逻辑功能。如下图所示:

图4-6 D触发器逻辑功能测试

(3)思考与练习

如何使用双D触发器74LS74芯片构成T及T’触发器,并仿真测试?

如图,由两个D触发器可构成T触发器

图4-7 D触发器构成的T触发器

将D触发器的Q'端与D端相连,便可将D触发器转换成T’触发器,如图:

图4-8 D触发器构成的T’触发器

4.D触发器构成八分频电路

(1)创建电路

创建如下图所示电路,并设置好电路参数。

图4-9 由74LS74构成八分频电路

(2)仿真测试

①双击逻辑分析仪图标,设定时钟控制区每格显示脉冲数为2。点击Set按钮,在弹出的Clock setup窗口中,设置Clock Source为Internal;设置Clock Rate 为2kHz,如图所示。

②闭合仿真开关。

③逻辑分析仪窗口同时显示5个波形,如图所示,从上到下依次为:输入时钟信号波形、U1A输出波形(2分频)、U1B输出波形(4分频)、U2A输入波形(8分频)和逻辑分析仪内部时钟脉冲波形,从而理解和掌握用触发器设计分频电路的设计方法。

如图所示,即为分频波形

图4-10八分频电路逻辑分析仪显示波形

(3)思考与练习

如何设计使用双JK触发器74LS112芯片构成八分频电路,并仿真测试?

在实验2中,该电路除了实现T触发器的功能外也是二分频电路。则由3个74LS112芯片即可构成相应的八分频电路。其电路图和逻辑分析仪波形如下:

图4-11由74LS112构成八分频电路

图4-12逻辑分析仪显示波形

四、实验总结

该实验内容主要为触发器及其相关的电路,掌握了JK触发器和D触发器的逻辑功能和使用方法,并熟悉了一些触发器间相互转化的设计方法。

相关文档
最新文档