数模混合电路的PCB设计
20120523-数模混合电路设计流程
数模混合电路设计流程马昭鑫 2012/5/23本文主要面向模拟电路设计者，讲解了从行为级代码形式的数字电路到数模混合版图之间的流程，默认模拟版图和数字电路的行为级代码、testbench已经完成。
阅读者需确定自己会编写Verilog或Spice格式的网表，熟悉Linux的文件操作，了解Spectre、Virtuoso、Calibre、Modelsim、Design Compiler（dc）、Astro等EDA工具的使用方法。
由于本人才疏学浅，经验不足，难免会在文中出现一些错误，恳请高手给予指正。
数模混合电路的仿真方法一般的设计流程中数字电路和模拟电路是分开进行设计的，但有些时候希望能将数字电路和模拟电路放在一起仿真来验证设计，这就需要用到混合电路的仿真方法。
在Cadence 工具中有专门用作混合电路仿真的仿真器spectreVerilog，其实现方法是首先将模拟模块与数字模块区分开并设置接口电平，然后在ADE中设置数字电路的测试代码，调用不同的仿真器分别对数字模块和模拟模块进行仿真，最后将结果汇总显示或输出。
下面将以一个简单实例的形式讲解混合电路的仿真方法。
一、建立数字模块①在命令行中输入下面的命令设置NC-Verilog和Cadence并启动Cadence；setdt ldvsetdt icicfb&②建立Library的方法不再累述，创建Cell view时注意Tool选择Verilog-Editor，View Name 填写functional；③点击OK后会弹出有模块代码框架的vi窗口，将设计需要的代码输入或粘贴进去；④保存并关闭后如果没有错误会弹出创建Symbol View的询问对话框，确定后会进入Symbol编辑器，并自动生成了Symbol（注意在Cadence中总线用尖括号<>表示）；⑤保存并关闭Symbol编辑器。
至此已经完成了数字模块的创建。
二、建立模拟模块模拟电路的创建方法无需赘述，这里搭建了一个输出频率为10MHz的环形振荡器。
推荐-数模混合信号电路设计数字电路设计流程 精品 精
行为综合：是指从系统算法级的行为描述到寄存 器传输级（RTL）结构描述的转换
逻辑综合：是从RTL级描述到门级逻辑级的转换 版图综合：是从门级描述到产生相应版图的综合
综合方法
二、行为综合
行为综合是一种高层次的综合，它的任务是实 现从系统算法级的行为描述到寄存传输级结构描 述的转换。这里所说的行为是数字系统或其部件 与外界环境的相互关系与作用；而结构是指组成 系统RTL级的各个部件及其相互之间的连接关系。
Top-Down 设计步骤
4、物理实现(版图设计）
逻辑综合生成门级网表，可以有两种硬件实现 选择。第一种是由自动布局布线工具，如 Silicon Enemble, 生成ASIC版图。第二种是将 网表转换成FPGA(现场可编程门阵列)映射文件， 由FPGA硬件实现。
Top-Down设计与Bottom-Up设计相比，
2.版图设计（后端设计）
版图设计就是根据逻辑网表进一步设计集成电路的物 理版图，也就是制造工艺所需的掩膜版的版图。
设计方法
1、Bottom-Up(之下而上） 2、Top-Down (之上而下）
设计方法
1、Bottom-Up
自底向上(Bottom-Up)设计是集成电路和PCB 板的传统设计方法,该方法盛行于七、八十年
采用Verilog/VHDL语言描述电路时，我们 将电路的描述分为行为（Behavioral）和 寄存器传输级（Register Transfer Level） 和门级描述（Gate Level）三个层次。这 样的划分是根据寄存器辑都不明确
RTL级：寄存器明确，组合逻辑不明确。
综合过程是将HDL描述转换成非优化的布尔等式的描述， 也就是门级描述，该转换过程是综合软件自动完成的， 其过程不受用户控制。采用一定的算法和规则，在约束 条件控制下使非优化的布尔等式进一步转换成优化的布 尔描述，这就是逻辑优化的过程。
高速数模混合电路信号完整性分析与PCB设计
高速数模混合电路信号完整性分析与PCB 设计作者：李莎来源：《电子技术与软件工程》2016年第12期随着科技持续发展，各种电子产品不断涌现，逐渐走上“高集成度、高可靠性”等道路。
在电路板发展中，高速数模混合电路成为新的发展趋势，被广泛应用到不同领域、行业中。
由于高速数模混合 PCB 不同于传统的PCB，需要灵活运用新的方法来合理设计 PCB，确保高速数模混合电路的稳定运行，其信号具有其完整性，更好地发挥自身的作用。
【关键词】PCB设计高速数模混合电路信号完整性分析在电子系统时钟频率逐渐提高的过程中，电路信号完整性问题不断显现，比如，出现错误的时序，传输线的反射不正确，严重影响电路系统的正常运行，而 PCB 上的各线路会更加紧凑，出现串扰噪声，信号传输效果较差。
对于高速数模混合电路来说，需要结合线路运行的实际情况，合理设计 PCB，解决电路信号的完整性问题，不断提高信号传输的质量，为不同行业、领域发展提供重要的信息资源，促进其发展。
1 高速数模混合电路信号完整性分析信号完整性就是在信号线上，信号的质量。
想要保证信号的完整性，必须满足一定的要求，要确保空间的完整性，能够满足电路相关的要求，比如，最大输入的低电平要求。
还要确保时间上的完整性，要能够有效维护电路的最小维持时间等。
1.1 影响电路信号完整性的因素分析就信号完整性而言，受到多种因素的影响。
一是：延迟。
就信号而言，其传输要借助PCB 板的导线，在传输过程中，会出现传输延迟现象。
一旦传输的信号延迟，电路系统时序将会受到影响，进而影响信号的完整性。
就传输延迟来说，会受制于导线的长度、周围介质的介质常数。
二是：反射、串扰噪声。
在电路系统运行中，如果信号线网出现过孔、弯曲等问题，将会产生反射噪声。
如果电路信号网、电源分布系统等之间出现电磁耦合，将会产生串扰噪声，都会干扰信号，影响信号的传输。
1.2 处理电路信号完整性问题的关键1.2.1 电源分布在设计高速数模混合电路板过程中，要全方位分析电源分布网络。
数模混合电路的PCB抗干扰设计
模拟信号对噪声相对数字信号要更敏感 ， 因为模拟 电路工
作依靠连续变化的电压电流 ， 从 电源 和地 线上传导 的干扰 都能
影响其正常工作 ， 数 字 电路 工 作 时 对 于设 定 好 的逻 辑 电平 进 行 高 低 的 比较 和 检 测 ， 具 有 一 定 抗 干 扰 能 力 。在 混 合 电 路 中 数 字
ｌ 兰 坌 ！ ｓ ｎ ｅ ｊ ｉ ｕ Ｆ ｅ ｎ ×
数模 混 合 电路 的 Ｐ Ｃ Ｂ抗 干扰 设 计
郭 锐
（ 中国电子 科技 集 团公 司第二 十研 究所 ， 陕西 西安 ７ １ ０ ０ ６ ８ ）
摘
要： 数模 混合 电路 Ｐ Ｃ Ｂ设计 中， 如何 消除 电磁 干扰是 一 个难题 。印制板 抗 电磁干 扰设 计 能提 高线路 本 身 的抗 干 扰能 力 ， 减 少 电磁
由模拟 电路接 收采集取得 ， 而在数 字电路 中实 现数字化 的控制
处 理 。所 以一 块 Ｐ Ｃ Ｂ上 同时 出 现 的 数 字 电路 和模 拟 电 路 之 间 的 电磁 兼 容 （ Ｅ ＭＣ ） 问题 也就 必 然 出现 ， 电磁干扰 （ Ｅ ＭＩ ） 成 为 了 电 路设 计 的难 点 。要 更 大 程 度 地 消 除其 影 响 ， 电 路 板 的 抗 干 扰 就 显得 十 分重 要 。 印 制板 抗 电磁 干 扰 设 计 能 提 高 线 路 本 身 的 抗 干 扰 能 力 ， 减
放 置在模 拟 电路 和数 字 电路 分 区的交 界 处 。根据 频 率 和类
型分割 Ｐ Ｃ Ｂ上 的 电路 ， 要仔 细选 择 时钟 电路 的 位置 ， 避 免 出
少电磁辐射 ， 从而保证 电路 系统工 作的 可靠性 ， 保证 设备 电磁
在PCB上怎样设计“数字地和模拟地”
在PCB上怎样设计“数字地和模拟地”？来源于：/thread-294768-1-1.html方法一：按电路功能分割接地面分割是指利用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线的耦合。
按电路功能分割地线例如图所示，利用分割技术将4个不同类型电路的接地面分割开来，在接地面用非金属的沟来隔离四个接地面。
每个电路的电源输入都采用LC滤波器，以减少不同电路电源面间的耦合。
对于各电路的LC滤波器的L和C来说，为了给每个电路提供不同的滤波特性，最好采用不同数值。
高速数字电路由于其具有高的瞬时功率，高速数字电路放在电源入口处。
接口电路考虑静电释放（ESD）和暂态抑制的器件或电路等因素，位于电源的末端。
在一块印刷电路板上，按电路功能接地布局的设计例如图所示，当模拟的、数字的、有噪声的电路等不同类型的电路在同一块印刷电路板上时，每一个电路都必须以最适合该电路类型的方式接地。
然后再将不同的地电路连接在一起。
二．采用局部接地面振荡器电路、时钟电路、数字电路、模拟电路等可以被安装在一个单独的局部接地面上。
这个局部接地面设置在PCB的顶层，它通过多个通孔与PCB的内部接地层（0V参考面）直接连接，一个设计例如图5.7.20所示。
将振荡器和时钟电路安装在一个局部接地面上，可以提供一个镜像层，捕获振荡器内部和相关电路产生的共模RF电流，这样就可以减少RF辐射。
当使用局部接地面时，注意不要穿过这个层来布线，否则会破坏镜像层的功能。
如果一条走线穿过局部化接地层，就会存在小的接地环路或不连续性电位。
这些小的接地环路在射频时会引起一些问题。
如果某器件应用不同的数字接地或不同的模拟接地，该器件可以布置在不同的局部接地面，通过绝缘的槽实现器件分区。
进入各部件的电源电压使用铁氧体、磁珠和电容器进行滤波。
一个设计例如图5.7.21和图5.7.22所示。
三：PCB采用“无噪声”的I/O地与“有噪声”的数字地分割设计为了使用电缆去耦或屏蔽技术来抑制共模噪声，在PCB设计时，需要考虑为电缆的去耦（将电流分流到地）和屏蔽提供没有受到数字逻辑电路噪声污染的“无噪声”或者“干净”的地。
Cadence 实验系列12_数模混合电路设计_spetreVerilog!10
制作顶层文件
混合信号模拟的特点
建立层次文件
操设作置示仿例真环境
仿真
数字设计
模拟设计
2
1制作顶层文件 3
4
建立层次化文件
配置仿真环境 仿真验证
2-1 数字-模拟电路设计
1.数-模电路设计 2.数字电路设计 3. 模拟电路设计
2-1 数字-模拟电路设计
1.数-模电路设计
手工型
顺序型
偶合型
+
配对型
= spetr巢（套l型ock-step）同步法 集成型 = Cadence spetreverilog
框架型
1-1 数模混合模拟的定义
3. 混合信号模拟 Cadence spetreverilog解决方案
混合仿真环境
2.设置模式层次显示
2-4 设置仿真环境
2.设置Analog环境 1.设置仿真器工作模式
2-4 设置仿真环境
2. 配置仿真环境 2.设置引用工艺库
2-4 设置仿真环境
2. 配置仿真环境 3.设置模拟仿真器激励
2-4 设置仿真环境
2. 配置仿真环境 4.设置数字仿真器激励
2-4 设置仿真环境
schemetic
schemetic
Verilog-editor
时钟发生器
计数器
2-1 数字-模拟电路设计
1.数-模电路设计
Verilog
Lib
Counter_1
Clk_1
symbo schem
2-1 数字-模拟电路设计
1.数-模电路设计
1 建立自己的设计库 名字 design_101
2-1 数字-模拟电路设计
数模混合课程设计PCB制作步骤
数模混合课程设计1电路原理图与电路PCB 图绘制要求1．电路原理图绘制要求：利用Protel99se 绘制本课件所提供的模拟电路和数字电路的原理图，按照我们所提供的元器件确定元件封装，进行ERC 检查无误后生成网络表2．PCB 绘图要求：（1）采用单面板制图，板框尺寸为长15cm 、宽10cm 。
模拟电路除变压器、整流桥和滤波电容外，其余均和数字电路画在一张PCB 图上，注意模拟地和数字地要分开，应留出稳压电路的输入接口。
（2）焊盘之间只允许走一根铜膜线。
（3）信号线、电源线及地线的最小铜膜线宽度为40mil 。
（4）要求所有元件焊盘孔直径为20mil ，外直径80mil 。
（5）安全间距设置为20mil 。
（6）采用人工布局的方式对元件进行布局，采用自动布线和手动布线相结合的方式布线。
2电路原理图模拟电路——可调稳压电源电路可调稳压电源电路原理图元件表....补充：画原理图时J1、JP1、R1、C1、Ｃ2均在Miscellaneous Devices.lib 中查找，而U1、W1则在Simulation Symbols.lib中查找。
画PCB时JP1的封装TS100V2X2在2.54mm Connectors.lib中,其余均在pcbfootprints.lib中。
注意库里的LM317和电位器RPOT的元件引脚和实际元件引脚不一致，应先将元件库里LM317和电位器RPOT元件的引脚进行修改。
数字电路——计数器电路时钟秒计数电路原理图元件表补充：画原理图时S1、H1、R2、R3、R4、R5、R6、C3、C4均在Miscellaneous Devices.lib 中查找；而U2则在TIMER.lib中查找,X1、X2可在7segdisp.lib中查找，并修改引脚与参考图一致；U3在NSC CMOS Logic Databook1988(commercial).lib中查找，U4、U5需自建元件库画元件。
几种混合PCB布局技巧
P CB布局的好与否，直接影响产品质量和稳定性，今天就给大家分享几种混合PCB布局的技巧。
一元器件放置在元器件放置的时候要遵循原理图的信号路径，还需要为走线提供空间。
除此之外，要遵循以下放置规则：•电源部分应紧凑地放置在一起，并适当的去耦实现电源完整性•去耦电容应尽可能靠近各个器件放置•连接器应放置在板的边缘•遵循高频组件的原理图流程•大型存储设备和处理器（例如时钟发生器和控制器）应放置在电路板的中心二模拟和数字模块分离为了最大限度地减少模拟和数字信号的公共返回路径，要将模拟和数字模块分开，防止模拟信号与数字信号混合。
模拟和数字电路分离上图显示了模拟和数字电路分离的一个示例。
在划分模拟部分和数字部分时，应牢记以下几点：•建议在模拟平面安装精密的模拟元件，例如放大器和基准电压源。
另一侧/数字平面必须用于噪声数字组件，例如逻辑控制和定时块。
•系统中的模数转换器(ADC) 或数模转换器(DAC) 是混合信号且具有低数字电流，其处理方式与模拟组件在模拟系统中的处理方式类似。
•对于具有大量高电流ADC 和DAC 的设计，建议将模拟电源和数字电源分开。
换句话说，DVDD应该连接到数字部分，而AVCC必须连接到模拟部分。
•微处理器和微控制器产生的空间和热量可能很大。
为了改善散热，这些组件必须放置在电路板的中心，并且必须靠近它们要连接的电路块。
三跟踪路由将所有组件正确放置在最佳位置并建立适当的接地平面后，大多数路线自然会遵循正确的路径。
但是，在跟踪路由时应牢记以下准则：•信号路径应尽可能直接且短•具有高速信号路径的层应有一个与其相邻的接地层，以确保正确的返回信号•高速电路特别敏感，需要遵循原理图中布置的信号路径•通过使用短、直接和宽的走线来减少电源布线中的电感•在布线走线和过孔时不要创建天线•电源布线应该短、紧凑并且应该有宽走线•布线需要保持数字和模拟电路元件之间的隔离•接地很重要，特别是对于连接数字和模拟分区区域的走线四电源模块电源是电路的重要组成部分，需要小心处理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数模混合电路的PCB设计
高速PCB 设计中，数模混合电路的PCB 设计中的干扰问题一直是一个难题。
尤其模拟电路一般是信号的源头，能否正确接收和转换信号是PCB 设计要考虑的重要因素。
文章通过分析混合电路干扰产生的机理，结合设计实践，探讨了混合电路一般处理方法，并通过设计实例得到验证。
0 前言
印制电路板(PCB)是电子产品中电路元件和器件的支撑件，它提供电路元件和器件之间的电气连接。
现在有许多PCB 不再是单一功能电路，而是由数字电路和模拟电路混合构成的。
数据一般在模拟电路中采集和接收，而带宽、增益用软件实现控制则必须数字化，所以在一块板上经常同时存在数字电路和模拟电路，甚至共享相同的元件。
考虑到它们之间的相互干扰问题以及对电路性能的影响，电路的布局和布线必须要有一定的原则。
混合信号PCB 设计中对电源传输线的特殊要求以及隔离模拟和数字电路之间噪声耦合的要求，增加了设计时布局和布线的复杂度。
在此，通过分析高密度混合信号PCB 的布局和布线设计，来达到要求的PCB 设计目标。
1 数模混合电路干扰的产生机理
模拟信号与数字信号相比，对噪声的敏感程度要大得多，因为模拟电路的工作依赖连续变化的电流和电压，任何微小的干扰都能影响它的正常工作，而数字电路的工作依赖在接收端根据预先定义的电压电平或门限对高电平或低电平的检测，具有一定的抗干扰能力。
但在混合信号环境中，数字信号相对模拟信号而言是一种噪声源。
数字电路工作时，稳定的有效电压只有高低电平两种电压。
当数字逻辑输出由高电压变为低电压，该器件的接地管脚就会放电，产生开关电流，这就是电路的开关动作。
数字电路的速度越快，其开关时间一般也。