四章组合逻辑电路的分析与设计说课讲解
合集下载
组合逻辑电路的分析与设计教案
二、分析实例例1：分析下图所示电路的逻辑功能。
这是一个偶校验位产生电路, a 、b、c、d 、G组成偶校验码。
例2：分析下图所示电路的逻辑功能。
这是一个偶校验检测器。
例3：分析下图所示电路的逻辑功能。
该电路是一个3-8线二进制译码器。
例4：分析下图所示电路的逻辑功能。
该电路是一个多路数据选择器（也称为数据选择器）。
思考与分析。
15分钟10分钟20分钟20分钟例5： 应用多路选择器实现下列逻辑函数．分析： 多路选择器74LS151的逻辑函数表达式如下：从两个表达式可见，逻辑变量都是四个，因此可用一片74LS151实现。
如果令74LS151 的3个输入端A 2、A 1、A 0分别为A 、B 、C 3个变量，同时数据端D 按如下值设置，则７４ＬＳ１５１的表达式与要求实现的逻辑函数式相等。
电路原理图：课堂练习： 练习题：同步练习。
20分钟25分钟D C AB D C AB D C B A D C B A D C B A D C B A CD B A D C B A Y +++++++=)(70126012501240123012201210120012D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A EN Y +++++++⋅=项目4 组合逻辑电路的分析与设计课型理论课导学目标基本概念：组合逻辑电路；主要知识点：1．组合逻辑电路的设计方法。
主要技能：能分析与设计组合逻辑电路。
重点组合逻辑电路的分析与设计方法。
难点组合逻辑电路的设计方法。
教学方法多媒体教学、项目引入、引导式教学。
导学过程设计教师活动学生活动时间4.2 组合逻辑电路的设计一、组合逻辑电路设计的一般方法：１。
设计步骤：２、设计实例例：某设备有开关A、B、C，要求：只有开关A接通的条件下，开关B才能接通；开关C只有在开关B 接通的条件下才能接通。
违反这一规程，则发出报警信号。
组合逻辑电路的分析和设计方法
转换为与非-与非式 Z ( RAG RA RG AG )
(( RAG)( RA)( RG)( AG))
上页
20
下页
返回
第四章 组合逻辑电路
5.画出逻辑电路图。
Z RAG RA RG AG
R A
R
RA
AG
A
G
G
Z
RG
RAG
第四章 组合逻辑电路
第四章 组合逻辑电路
4.1 概述
组合逻辑电路的特点 逻辑功能的描述
4.2 组合逻辑电路的分析方法 和设计方法
4.3 若干常用的组合逻辑电路
下页
1
总目录
第四章 组合逻辑电路
4.1 概述
组合逻辑电路的特点 逻辑功能的描述
下页
2
总目录
第四章 组合逻辑电路
一、组合逻辑电路的特点
患者按病情由重至轻依次住进1~4号病室，
每室分别装有A、B、C、D四个呼唤按钮，按下为1，
值班室里对应的四个灯为L1、 L2 、 L3 、 L4 ，
灯亮为1，
呼唤按钮优先级别由高到低依次为A、B、C、D，
设计实现上述功能的逻辑电路。
上页
23
下页
返回
第四章 组合逻辑电路
1. 按要求列逻辑状态表。 有四个输入变量 A、B、C、D 。 四个输出变量 L1、 L2 、 L3 、 L4 。
输入 变量
a1 a2
an
组合逻辑 电路
y1
y2
输出 变量
…
输出与输入之间的逻辑关系可表示为:
y1 f 1 ( a1 , a 2 , , a n ) y 2 f 2 ( a1 , a 2 , , a n ) 或写成向量的形式: y f ( a , a , , a ) Y F ( A) m 1 2 n m
组合逻辑电路的设计.说课讲解
组合逻辑电路的设计.实验4.9 组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法与测试方法2.了解组合逻辑电路的竞争冒险现象二、实验仪器与器材1.集成与非门若干块2.数字实验箱一台三、实验原理组合逻辑电路的设计是给定一定的逻辑功能，要求用门电路实现这一逻辑功能。
用小规模集成电路(SSI)进行组合逻辑电路设计的一般步骤是：（1）根据实际问题对逻辑功能的要求，定义输入输出逻辑变量，列出真值表。
（2）通过化简和变换得到符合要求（一般为与非关系）的最简逻辑表达式。
（3）根据最简的逻辑表达式画出逻辑图，实现逻辑功能。
组合逻辑电路设计的关键之一，是对输入逻辑变量和输出逻辑变量作出合理的定义，在定义时，应注意以下几点：（1）有具有二值性的命题才能定义成输入或输出逻辑变量。
（2）把逻辑变量取1值的定义表达清楚。
组合逻辑电路的设计都是在理想的情况下进行的，即假定一切逻辑器件都没有延迟效应。
但事实并非如此，信号通过任何导线和器件都存在一个响应时间。
由于工艺上的原因，各器件的延迟时间离散型非常大，往往按照理想情况下设计的逻辑电路，在实际工作中有可能会产生错误输出。
一个组合逻辑电路，在它的输入信号变化时，输出出现瞬时错误的现象称为组合逻辑电路的冒险现象。
冒险现象直接影响数字设备的可靠性和稳定性，故要设法消除。
四、实验内容1.设计一个交通灯报警电路。
在三个输入变量中，当两个或两个以上输入端为“1”时，属不正常状态，应该发出报警。
（1）逻辑抽象输入变量为A、B、C三个交通灯，灯亮时认为是“1”，灯灭时为“0”。
输出变量为Y，正常时，输出为“0”，灯不亮铃不响；出现故障时，输出为“1”，灯亮铃响。
（2）逻辑状态表得到逻辑表达式F=AB+ BC+ AC（3）逻辑电路图开关闭合为信号1,断开为信号0。
经检验，电路完全和逻辑状态表值完全吻合。
股可以证明电路是正确的。
2.设计一个一位8421BCD码的检码电路，当输入数码等于或大于1010时，电路应输出“1”，否则输出为“0”。
数字电子技术第4章组合逻辑电路的组成及其分析
抬头转头缓慢而费力。
第4
Dn An Bn C n AnBnCn AnBn C n An BnCn Cn1 Bn C n An C n An Bn
当用异或门实现电路时，相应的逻辑函数表达式为
Dn An Bn Cn Cn1 An BnCn AnBnCn BnCn
An(Bn Cn) BnCn An(Bn Cn) BnCn
(3)设计数字系统比较容易，生产、排除故障和维修也较简 便，且成本低廉，应用方便。
2021/6/4
35
第4
4.5 组合逻辑电路中的竞争冒险
4.5.1 产生竞争冒险的原因 在图4－11（a）所示组合电路中，当忽略门电路M1的延迟时间对电
路产生的影响时，由于加在M2的输入信号为互补信号，因此，F始终为 “0”电平。任何一个门电路对信号传输都有一定的延迟时间，在信号从 输入到输出的过程中，由于不同途径上的门的级数不同，或者每个门平 均传输延迟时间的差异，可能会产生逻辑错误。例如图4－11中由于M1 的延迟，A和A两个信号到达M2输入端的时间不同，A的下降沿滞后A的 上升沿一定时间，在很短的时间内，M2输出为高电平（干扰脉冲），如 图4－11（b）所示。按照逻辑要求，这个干扰脉冲是不应该出现的。由 于干扰脉冲很可能使负载电路发生错误动作，因此将这种现象称为竞争 冒险。到达M2的两个输入信号有先有后的现象称为竞争，由此产生的干 扰脉冲的现象称为冒险。
Z1=f1（X1,X2,…,Xn Z2=f2（X1,X2,…,Xn
…
2021/6/4
Zm=fm（X1,X2,…,Xn）
2
第4
图4－1 组合逻辑电路的框图
2021/6/4
3
第4 从以上概念可以知道组合逻辑电路的特点就是：即刻输
第4
Dn An Bn C n AnBnCn AnBn C n An BnCn Cn1 Bn C n An C n An Bn
当用异或门实现电路时，相应的逻辑函数表达式为
Dn An Bn Cn Cn1 An BnCn AnBnCn BnCn
An(Bn Cn) BnCn An(Bn Cn) BnCn
(3)设计数字系统比较容易，生产、排除故障和维修也较简 便，且成本低廉，应用方便。
2021/6/4
35
第4
4.5 组合逻辑电路中的竞争冒险
4.5.1 产生竞争冒险的原因 在图4－11（a）所示组合电路中，当忽略门电路M1的延迟时间对电
路产生的影响时，由于加在M2的输入信号为互补信号，因此，F始终为 “0”电平。任何一个门电路对信号传输都有一定的延迟时间，在信号从 输入到输出的过程中，由于不同途径上的门的级数不同，或者每个门平 均传输延迟时间的差异，可能会产生逻辑错误。例如图4－11中由于M1 的延迟，A和A两个信号到达M2输入端的时间不同，A的下降沿滞后A的 上升沿一定时间，在很短的时间内，M2输出为高电平（干扰脉冲），如 图4－11（b）所示。按照逻辑要求，这个干扰脉冲是不应该出现的。由 于干扰脉冲很可能使负载电路发生错误动作，因此将这种现象称为竞争 冒险。到达M2的两个输入信号有先有后的现象称为竞争，由此产生的干 扰脉冲的现象称为冒险。
Z1=f1（X1,X2,…,Xn Z2=f2（X1,X2,…,Xn
…
2021/6/4
Zm=fm（X1,X2,…,Xn）
2
第4
图4－1 组合逻辑电路的框图
2021/6/4
3
第4 从以上概念可以知道组合逻辑电路的特点就是：即刻输
第4章组合逻辑电路的分析与设计课件备课讲稿
① 根据给定的逻辑电路，从输入端开始，逐级推导 出输出端的逻辑函数表达式。
② 根据输出函数表达式列出真值表。 ③ 用文字概括出电路的逻辑功能。 ④ 改进设计，寻找最佳方案（未必进行）。
第4章 组合逻辑电路
第4章 组合逻辑电路
【例4-1】 分析图4-2所示组合逻辑电路的逻辑功能。
A
&
B
P1
& P2
① 表达式
Hale Waihona Puke G 3 B 3G G2 1
B3 B2
B2 B1
G 0 B 1 B 0
第4章 组合逻辑电路
① 表达式
G 3 B 3
G
G
2 1
B3 B2
B2 B1
G 0 B 1 B 0
② 真值表
③ 分析功能
自然二进制码至格雷码的转 换电路。
自然二进制码 格雷码
B3B2B1B0 G3G2G1G0 0000 0 0 0 0 0001 0 0 0 1 0010 0 0 1 1 0011 0 0 1 0 0100 0 1 1 0 0101 0 1 1 1 0110 0 1 0 1 0111 0 1 0 0 1000 1 1 0 0 1001 1 1 0 1 1010 1 1 1 1 1011 1 1 1 0 1100 1 0 1 0 1101 1 0 1 1 1110 1 0 0 1 1111 1 0 0 0
&
F
C
&
P3
图 4-2
第4章 组合逻辑电路
解：①根据给出的逻辑图， 逐级推导出输出端的逻辑函数表达式：
P1=AB
P2=BC P3=AC
FA•B B•A C C A B C AC
A
② 根据输出函数表达式列出真值表。 ③ 用文字概括出电路的逻辑功能。 ④ 改进设计，寻找最佳方案（未必进行）。
第4章 组合逻辑电路
第4章 组合逻辑电路
【例4-1】 分析图4-2所示组合逻辑电路的逻辑功能。
A
&
B
P1
& P2
① 表达式
Hale Waihona Puke G 3 B 3G G2 1
B3 B2
B2 B1
G 0 B 1 B 0
第4章 组合逻辑电路
① 表达式
G 3 B 3
G
G
2 1
B3 B2
B2 B1
G 0 B 1 B 0
② 真值表
③ 分析功能
自然二进制码至格雷码的转 换电路。
自然二进制码 格雷码
B3B2B1B0 G3G2G1G0 0000 0 0 0 0 0001 0 0 0 1 0010 0 0 1 1 0011 0 0 1 0 0100 0 1 1 0 0101 0 1 1 1 0110 0 1 0 1 0111 0 1 0 0 1000 1 1 0 0 1001 1 1 0 1 1010 1 1 1 1 1011 1 1 1 0 1100 1 0 1 0 1101 1 0 1 1 1110 1 0 0 1 1111 1 0 0 0
&
F
C
&
P3
图 4-2
第4章 组合逻辑电路
解：①根据给出的逻辑图， 逐级推导出输出端的逻辑函数表达式：
P1=AB
P2=BC P3=AC
FA•B B•A C C A B C AC
A
第四章-组合逻辑电路PPT课件
输入 G3 G2 G1 G0
0000 0001 0011 0010 0110 0111 0101 0100
2021/3/12
逻辑电路真值表
输出 B3 B2 B1 B0
0000 0001 0010 0011 0100 0101 0110 0111
输入 G3 G2 G1 G0 1100 1101 1111 1110 1010 1011 1001 1000
因此当B＝D =1，A＝0时(此时F =C+C )，电路 可能由于C 的变化而产生竞争冒险。
ABCD 00 01 11 10
00
1
01 1 1 1
11 1 1
2021/3/12
10 1 1
27
BC 00 01 11 10 A 00110 10011
D＝AB＋AC
有相切的卡诺图
2021/3/12
BC 00 01 11 10 A 00110 10011
01 0 1 1 1
11 1 1 0 0
FABAC＋ BC 10 1 1 0 0
F A C A B D B C D A C D A B C
2021/3/12
32
3. 输出端并联电容器
如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可 以在输出端并联一电容器，致使输出波形上升沿和下降沿 变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。
A Y
t t 2021/3/121 2
t3 t4
它不符合静态下Y= AA恒为 0 的
逻辑关系
20
C
C
AC
BC
L
竞争: 当一个逻辑门的两个输入端的信号同时向相反方向变化， 而变化的时间有差异的现象。
数字电路讲义 - 第4讲(组合逻辑电路的分析和设计方法)
集成组合逻辑电路
普通编码器工作原理
I0 I1 I2 I3 1 1 1 1 & ≥ & & ≥ & Y0 Y1
4入-2出的编码器逻辑功能要求:
仅当且唯一第i (i=0,…,3)个输入有效时, 输出的编码等于i (i=0,…,3).
I0 1 0 0 0
I1 0 1 0 0
I2 0 0 1 0
I3 Y1 0 0 0 0 0 1 1 1
0 0 0 0 0 1
0 0 1 1 1 1
1 1 1 1 0 0
1 0 0 1 1 0
0 0 0 0 0 1
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
P G3 G2 G1 =1 =1 1
C B3 B2 B1
组合逻辑电路的设计
课堂练习
1. 当手边只有2输入与非门, 希望设计一个电路判断4位二进制 数是否大于7 2 有4个逻辑输入(A, 2. (A B, B C, C D)和4个逻辑输出(X, (X Y Y, W W, V) V), 以及 一个控制信号S, 请设计电路实现: 当S=1时, 4个输出分别与4 个输入状态相同; 当S S=0 0时, 4个输出分别与4个输入状态相反 3. 设计一个表决电路. 共4人参与表决, 其中1个教练, 3个球迷, 当3人或3人以上同意, 或者2人同意且其中1人是教练时, 表 决电路输出同意, 其它则为不同意
竞争: 当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时 间有差异的现象。 冒险: 两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑 表达式简化成两个互补信号相乘或者相加，由竞争而可能产生输出干扰脉冲 的现象。
竞争冒险的危害(在高速数字电路中要慎重)
数字电路讲义 - 第4讲(组合逻辑电路的分析和设计方法)
comparator
X>Y
max(X, Y)
mux
mux mux
min(X, Y)
《数字电路》讲义
第4讲 组合逻辑电路的分析和设计
教学内容: 教材第4章的4.1~4.4节, 组合逻辑电路的设计和分析 教学目的: 掌握组合逻辑电路的分析和设计方法, 了解常见的集成组合
电路的动能
要 难
求: 重点掌握组合逻辑电路的分析和设计方法 点: 组合逻辑电路的设计方法
S1. 根据逻辑功能, 确定逻辑输入和输出变量及其表示符号 S1 S2. 根据逻辑(函数)描述, 列出真值表 S3. 用KM法, 逐个确定最简的输出逻辑函数 S4. 根据逻辑函数表达式, 画出组合逻辑电路
组合逻辑电路设计时要注意的问题
逻辑变量的确定 真值表是否完整, 是否遗漏某些逻辑功能 电路实现时, 受可用元件类型的约束 (如只能用2I与非门)
问: 3位Gray码与自然二进制码有什么关系? 该问题的逻辑I/O变量应该分别是几个?
组合逻辑电路的设计
示例(设计实现)
S1. 可以确定逻辑输入变量共4个, 分别记为G1, G2, G3, P; 逻辑输出变量也 有4个, 分别记为B1, B2, B3, C Gray Code Binary Code S2. 列出真值表 (如右表) P G3 G2 G1 C B3 B2 B1 0 0 0 0 0 0 0 0 S3. 用KM法化简, 得到下面逻辑函数 0 0 0 1 0 0 0 1
编码器就是具有编码功能的逻辑电路, 其逻辑功能为
将每一个编码输入信号变换为不同的二进制的代码输出.譬如,BCD编码器是 将10个编码输入信号分别编成10个4位码输出; 而8线-3线编码器则是将8个输 入的信号分别编成 8个3位二进制数码输出
X>Y
max(X, Y)
mux
mux mux
min(X, Y)
《数字电路》讲义
第4讲 组合逻辑电路的分析和设计
教学内容: 教材第4章的4.1~4.4节, 组合逻辑电路的设计和分析 教学目的: 掌握组合逻辑电路的分析和设计方法, 了解常见的集成组合
电路的动能
要 难
求: 重点掌握组合逻辑电路的分析和设计方法 点: 组合逻辑电路的设计方法
S1. 根据逻辑功能, 确定逻辑输入和输出变量及其表示符号 S1 S2. 根据逻辑(函数)描述, 列出真值表 S3. 用KM法, 逐个确定最简的输出逻辑函数 S4. 根据逻辑函数表达式, 画出组合逻辑电路
组合逻辑电路设计时要注意的问题
逻辑变量的确定 真值表是否完整, 是否遗漏某些逻辑功能 电路实现时, 受可用元件类型的约束 (如只能用2I与非门)
问: 3位Gray码与自然二进制码有什么关系? 该问题的逻辑I/O变量应该分别是几个?
组合逻辑电路的设计
示例(设计实现)
S1. 可以确定逻辑输入变量共4个, 分别记为G1, G2, G3, P; 逻辑输出变量也 有4个, 分别记为B1, B2, B3, C Gray Code Binary Code S2. 列出真值表 (如右表) P G3 G2 G1 C B3 B2 B1 0 0 0 0 0 0 0 0 S3. 用KM法化简, 得到下面逻辑函数 0 0 0 1 0 0 0 1
编码器就是具有编码功能的逻辑电路, 其逻辑功能为
将每一个编码输入信号变换为不同的二进制的代码输出.譬如,BCD编码器是 将10个编码输入信号分别编成10个4位码输出; 而8线-3线编码器则是将8个输 入的信号分别编成 8个3位二进制数码输出
4组合逻辑电路的分析和设计
4.3.2 译码器
基本概念：
译码是编码的逆过程，将输入特定含意的二进制 代码“翻译”成对应的输出信号。
具有译码功能的电路称为译码电路，而相应的 MSI芯片称为译码器(Decoder)。
若译码器有n个输入端，则最多有2n个输出端， 这种译码器被称为n- 2n线译码器。
若译码器只有一个输出端为有效电平，其余输出 端为相反电平，称为基本译码器；另外，也可以 有多个输出有效电平，如七段显示译码器等。
2019/12/6
西安交通大学电气学院电子学
基本的二进制译码器
译码输入：n位二进制代码
译码输出：m位输出信号m=2n
译码规则：对应输入的一组 二进制代码有且仅有一个输 出端为有效电平，其余输出
端为相反电平
1 A0 2 A1 3 A2
4 STB 5 STC 6 STA
Y0 15
Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9
例4.2.2 题图
C BA CB A C B A CBA CB A
2019/12/6
西安交通大学电气学院电子学
(3)列真值表
输入 输出(校验位)
S C BA CB A C B A CBA C B A
S
0 0 0 ABC其中1个为1，另2个为0时，S为1 ABC全1，S为1
• 写出函数表达式并化简
2019/12/6
西安交通大学电气学院电子学
Y ABC ABC ABC AB AC
画逻辑电路图
74LS08
74LS00
C
& 74LS32
C
Y
A
≥1
A
&
四章组合逻辑电路的分析与设计
2. 根据题意列出逻辑状态真值表。
30
根据题意，写真值表
A
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
F 0 0 0 1 0 1 1 1
31
3. 画出卡诺图，化简函数：
BC A 00 01 11 10
BC
00 0 1 0
10 1 1 1
AB
AC
F AB BC CA
32
4. 根据逻辑表达式画出逻辑图。
S AB AB A B C AB
16
逻辑图
A B
=1 S
&
C
中规模集成 逻辑符号
A
半
S
加
B
器C
17
（2）全加器：
相加过程中，既考虑加数、被加数又考 虑低位的进位位。集成逻辑符号：
A 器全 F
B
加
Ci
Co
18
双全加器SN74LS183的管脚图 Ucc 2A 2B 2Ci 2Co 2F 14
40
三、中规模集成（MSI）组合电路
41
常用MSI组合 逻辑器件：
☆ 编码器 ☆ 译码器 ☆ 数据选择器
（MUX）
☆ 数据分配器 ☆ 数码比较器 ☆ 加法器减法器
42
一、 译码器
译码是将某个二进制编码翻译成电路的 某种状态，是将输入的某个二进制编码与电 路输出的某种状态相对应。
☆ 二进制译码器
26
组合电路分析的总结
30
根据题意，写真值表
A
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
F 0 0 0 1 0 1 1 1
31
3. 画出卡诺图，化简函数：
BC A 00 01 11 10
BC
00 0 1 0
10 1 1 1
AB
AC
F AB BC CA
32
4. 根据逻辑表达式画出逻辑图。
S AB AB A B C AB
16
逻辑图
A B
=1 S
&
C
中规模集成 逻辑符号
A
半
S
加
B
器C
17
（2）全加器：
相加过程中，既考虑加数、被加数又考 虑低位的进位位。集成逻辑符号：
A 器全 F
B
加
Ci
Co
18
双全加器SN74LS183的管脚图 Ucc 2A 2B 2Ci 2Co 2F 14
40
三、中规模集成（MSI）组合电路
41
常用MSI组合 逻辑器件：
☆ 编码器 ☆ 译码器 ☆ 数据选择器
（MUX）
☆ 数据分配器 ☆ 数码比较器 ☆ 加法器减法器
42
一、 译码器
译码是将某个二进制编码翻译成电路的 某种状态，是将输入的某个二进制编码与电 路输出的某种状态相对应。
☆ 二进制译码器
26
组合电路分析的总结
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
出真值表，根据真值表写出表达式。 2. 用逻辑代数或卡诺图对逻辑表达式进
行化简。 3. 画出逻辑电路图。
29
例1：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不按。 结果用指示灯表示，多数同意时指示灯亮， 否则不亮。
1. 首先指明逻辑符号取“0”、“1”的含义。三 个按键A、B、C按下时为“1”，不按时为“0”。 输出量为 F，多数赞成时是“1”，否则是“0”。
26
组合电路分析的总结
1）电路从前向后推，逐步写出函数关系， 再写真值表，从真值表寻找电路功能；
2）对基本组合电路要相当熟悉； 3）注意使能（Enable）端。有时多个，常
为负电平有效，但也有正电平有效的。
27
二、组合电路的设计
基本思想：
任务 要求
最简单的 逻辑电路
28
设计步骤： 1. 指定实际问题的逻辑符号与含义，列
A2 A1
+ B2 B1
C D2 D1
F
Co
全加器
A B Ci
F
Co
全加器
A B Ci
A2 B2
A1 B1
20
其它加法器芯片： SN74H83---四位串行进位全加器。 SN74283---四位超前进位全加器。
21
一位集成半减器与全减器
A
A B
半 减 器
S C
B Ci
F 全 减 器 Co
注意：减法器真值表要牢记
相加过程中，既考虑加数、被加数又考 虑低位的进位位。集成逻辑符号：
A
F 全
B
加
Ci
器 Co
18
双全加器SN74LS183的管脚图 Ucc 2A 2B 2Ci 2Co 2F 14
SN74H183
1
7
1A 1B 1Ci 1Co 1F GND
19
应用举例：用一位全加器构成两位加
法器。
D2 C
进位 D1
注意：加法器真值表要牢记
13
关于加法：
举例：A=1101, B=1001, 计算A+B
1101 +1 10 00 01 1 10 1 1 0
14
二进制加法运算的基本规则：
（1）逢二进一。 （2）最低位是两个数最低位的相加，不需
考虑进位。 （3）其余各位都是三个数相加，包括加数、
被、加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、
0101101
0111110
特别注意：某些符号上的“－”仅表示 该符合是低电平有效，不是“非”。
25
电路功能分析：
1）E 为 1 时，无论 A1、A0 是什么输入 输出均为高电平1；
2）E 为 0 时， A1、A0 的四组不同输 入导致对应的一个输出为低电平， 其他的输出为高电平；
3）E 称使能（Enable）端。 电路命名： 2-4译码器
FA B B C CA
A
&
B
C
&
1 F
&
33
若用与非门实现
FA B B C CA ABBCCAAB•BC•CA
A
&
B
&
&
C
F
&
34
例2. 设计一个一位全减器，两个减数分 别是A、B，Ci 是低位向本位的借位，Co 是本位向高位的借位，F 是差。
解题步骤：
1）根据题意和一位二进制数的减法规 则，写真值表；
2. 根据题意列出逻辑状态真值表。
30
根据题意，写真值表
A
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
F 0 0 0 1 0 1 1 1
31
3. 画出卡诺图，化简函数：
BC A 00 01 11 10
BC
00 0 1 0
10 1 1 1
AB
AC
FA B B C CA
32
4. 根据逻辑表达式画出逻辑图。
07
例2：分析下图的逻辑功能。
A
&
2
M＝1 1
B
&
3
&
4F
被封锁
08
被封锁
A
&
2
M＝0 1
B
&
3
&
4F
选通电路
09
例3：分析下图的逻辑功能。
A
=1 α
B
=1
F
&β
Ci
& Co
&γ
AB Ci(AB)Ci A B
10
代入整理后，两输出为：
FCiABCi
ABCiABC ABC i iABCi
Co(AB)CiAB
ABCi ABCiAB
11
真值表：
A
B Ci
F
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
功能： F为A、B、Ci 之和， Co为三个数之和产生的进位
Co 0 0 0 1 0 1 1 1
命名：
一位全加器
一位集成半加器与全加器
A
A B
半 加 器
S C
B Ci
F 全 加 器 Co
2）根据真值表画K图，化简逻辑函数； 3）根据所用器件，画出电路图。
35
1. 根据题意，写真值表
A
B
Ci
F
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
Co 0 1 1 1 0 0 0 1
36
AB Ci 00 01 11 10
2
00 1 0 1
.
画
F
出
11 0 1 0
卡
诺 图
AB Ci 00 01 11 10
第四章 组合逻辑电路的分析与设计
主要内容
一、组合电路的定义和分析 二、组合电路的设计 三、中规模集成（MSI）组合电路 四、用MSI 组件实现组合逻辑函数
02
组合逻辑电路的定义
逻
组合逻辑电路
现时的输出仅取路 关外还与电路的
原状态有关
03
一、组合电路的分析
向高位的进位。
15
（1）半加器：半加运算不考虑从低位来的进位
A---加数；B---被加数；S---本位和； C---进位。
真值表 ABCS 0000 0101 1001 1110
逻辑函数
SA BA BA B CAB
16
逻辑图
A B
=1 S
&
C
中规模集成 逻辑符号
A
半
S
B
加 器
C
17
（2）全加器：
00 1 0 0 Co
11 1 1 0
37
3. 化简并根据所用器件调整逻辑函数
FABCiABC ABC i iABCi ABCi CoABCi ABCi BCi A(BC)iBCiA(BC)iBCi
22
例4：分析下图的逻辑功能。
1 A1 1
1
A0 1 1
E
&
Y3
&
Y2
&
Y1
&
Y0 23
由图写出输入输出之间的逻辑关系：
Y0 A1 A0 E
Y1 A1 A0 E
Y2 A1 A0 E
Y3 A1 A0 E
24
真值表：
E
A1 A0
Y0
Y1
Y2
Y3
1 ×× 1 1 1 1
0000111
0011011
基本思想：
已知 电路图
描述电路 基本功能
04
例1：分析下图的逻辑功能。
A
& AB
B
A•B•A•B
&
F
1A
&
A•B
1B
FA•B•A•B A •B A •B A •B A •B
真值表 AB F 00 1 01 0 10 0 11 1
相同为“1” 不同为“0”
同或门
=1
FAB
功能：用基本门 实现同或门
行化简。 3. 画出逻辑电路图。
29
例1：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不按。 结果用指示灯表示，多数同意时指示灯亮， 否则不亮。
1. 首先指明逻辑符号取“0”、“1”的含义。三 个按键A、B、C按下时为“1”，不按时为“0”。 输出量为 F，多数赞成时是“1”，否则是“0”。
26
组合电路分析的总结
1）电路从前向后推，逐步写出函数关系， 再写真值表，从真值表寻找电路功能；
2）对基本组合电路要相当熟悉； 3）注意使能（Enable）端。有时多个，常
为负电平有效，但也有正电平有效的。
27
二、组合电路的设计
基本思想：
任务 要求
最简单的 逻辑电路
28
设计步骤： 1. 指定实际问题的逻辑符号与含义，列
A2 A1
+ B2 B1
C D2 D1
F
Co
全加器
A B Ci
F
Co
全加器
A B Ci
A2 B2
A1 B1
20
其它加法器芯片： SN74H83---四位串行进位全加器。 SN74283---四位超前进位全加器。
21
一位集成半减器与全减器
A
A B
半 减 器
S C
B Ci
F 全 减 器 Co
注意：减法器真值表要牢记
相加过程中，既考虑加数、被加数又考 虑低位的进位位。集成逻辑符号：
A
F 全
B
加
Ci
器 Co
18
双全加器SN74LS183的管脚图 Ucc 2A 2B 2Ci 2Co 2F 14
SN74H183
1
7
1A 1B 1Ci 1Co 1F GND
19
应用举例：用一位全加器构成两位加
法器。
D2 C
进位 D1
注意：加法器真值表要牢记
13
关于加法：
举例：A=1101, B=1001, 计算A+B
1101 +1 10 00 01 1 10 1 1 0
14
二进制加法运算的基本规则：
（1）逢二进一。 （2）最低位是两个数最低位的相加，不需
考虑进位。 （3）其余各位都是三个数相加，包括加数、
被、加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、
0101101
0111110
特别注意：某些符号上的“－”仅表示 该符合是低电平有效，不是“非”。
25
电路功能分析：
1）E 为 1 时，无论 A1、A0 是什么输入 输出均为高电平1；
2）E 为 0 时， A1、A0 的四组不同输 入导致对应的一个输出为低电平， 其他的输出为高电平；
3）E 称使能（Enable）端。 电路命名： 2-4译码器
FA B B C CA
A
&
B
C
&
1 F
&
33
若用与非门实现
FA B B C CA ABBCCAAB•BC•CA
A
&
B
&
&
C
F
&
34
例2. 设计一个一位全减器，两个减数分 别是A、B，Ci 是低位向本位的借位，Co 是本位向高位的借位，F 是差。
解题步骤：
1）根据题意和一位二进制数的减法规 则，写真值表；
2. 根据题意列出逻辑状态真值表。
30
根据题意，写真值表
A
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
F 0 0 0 1 0 1 1 1
31
3. 画出卡诺图，化简函数：
BC A 00 01 11 10
BC
00 0 1 0
10 1 1 1
AB
AC
FA B B C CA
32
4. 根据逻辑表达式画出逻辑图。
07
例2：分析下图的逻辑功能。
A
&
2
M＝1 1
B
&
3
&
4F
被封锁
08
被封锁
A
&
2
M＝0 1
B
&
3
&
4F
选通电路
09
例3：分析下图的逻辑功能。
A
=1 α
B
=1
F
&β
Ci
& Co
&γ
AB Ci(AB)Ci A B
10
代入整理后，两输出为：
FCiABCi
ABCiABC ABC i iABCi
Co(AB)CiAB
ABCi ABCiAB
11
真值表：
A
B Ci
F
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
功能： F为A、B、Ci 之和， Co为三个数之和产生的进位
Co 0 0 0 1 0 1 1 1
命名：
一位全加器
一位集成半加器与全加器
A
A B
半 加 器
S C
B Ci
F 全 加 器 Co
2）根据真值表画K图，化简逻辑函数； 3）根据所用器件，画出电路图。
35
1. 根据题意，写真值表
A
B
Ci
F
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
Co 0 1 1 1 0 0 0 1
36
AB Ci 00 01 11 10
2
00 1 0 1
.
画
F
出
11 0 1 0
卡
诺 图
AB Ci 00 01 11 10
第四章 组合逻辑电路的分析与设计
主要内容
一、组合电路的定义和分析 二、组合电路的设计 三、中规模集成（MSI）组合电路 四、用MSI 组件实现组合逻辑函数
02
组合逻辑电路的定义
逻
组合逻辑电路
现时的输出仅取路 关外还与电路的
原状态有关
03
一、组合电路的分析
向高位的进位。
15
（1）半加器：半加运算不考虑从低位来的进位
A---加数；B---被加数；S---本位和； C---进位。
真值表 ABCS 0000 0101 1001 1110
逻辑函数
SA BA BA B CAB
16
逻辑图
A B
=1 S
&
C
中规模集成 逻辑符号
A
半
S
B
加 器
C
17
（2）全加器：
00 1 0 0 Co
11 1 1 0
37
3. 化简并根据所用器件调整逻辑函数
FABCiABC ABC i iABCi ABCi CoABCi ABCi BCi A(BC)iBCiA(BC)iBCi
22
例4：分析下图的逻辑功能。
1 A1 1
1
A0 1 1
E
&
Y3
&
Y2
&
Y1
&
Y0 23
由图写出输入输出之间的逻辑关系：
Y0 A1 A0 E
Y1 A1 A0 E
Y2 A1 A0 E
Y3 A1 A0 E
24
真值表：
E
A1 A0
Y0
Y1
Y2
Y3
1 ×× 1 1 1 1
0000111
0011011
基本思想：
已知 电路图
描述电路 基本功能
04
例1：分析下图的逻辑功能。
A
& AB
B
A•B•A•B
&
F
1A
&
A•B
1B
FA•B•A•B A •B A •B A •B A •B
真值表 AB F 00 1 01 0 10 0 11 1
相同为“1” 不同为“0”
同或门
=1
FAB
功能：用基本门 实现同或门