2fsk课程论文

1
1.1
（1）用vhdl语言实现2fsk系统的解调。
（2）实现2fsk系统的仿真波形图。
（3）掌握2fsk信号解调的常用方法。
（4）培养动手解决问题和逻辑思维能力。
1.2
在2fsk解调中，常用以下三种方法：
1.2.1
同步解调中，fsk信号解调原理方框图如图所示，可见fsk信号的同步解调分成上下两个之路，输入的fsk信号经过f1和f2了；两个带通滤波器后变成了上，下两路ask信号，之后其解调原理与ask相似，但判决需对上下两支路比较来进行。假设上支路低通滤波器输出为x1,下支路低通滤波器输出为x2,z则判决准则为
2.2.
判决器的作用主要是在调制信号的一个周期内，对计数器m的值进行判决。判决门限值可以根据调制信号和基带信号的频率的比值决定。比如f1：fclk=5：1，f2：fclk=2：1 则判决门限值x可以选择x=5 也可以选择x=2。这样通过判决器就可以恢复出原始的基带信号。判决器的门限也可以选3或者4，选3或者4的好处是使得解调器有一定的容错能力，能更好的解调出基带信号
2.2.4
此段代码涉及到判决门限的确定和计数器的工作原理以及输出，是本实验的核心代码。
begin
if q=11 then m<=0;--m计数器清零
elsif q=10 then
if m<=3 then y<='0';--if语句通过对m大小来判决y输出的电平
else y<='1';
end if;
elsif xx'event and xx='1' then m<=m+1;--计xx信号的脉冲个数
x1-x2>0 判输入信号为f1
X1-x2<0 判输入信号为f2
式中，x1,x2分别为抽样时刻两个包络检波器的输出值。这里的抽样判决器，要比较x1,x2大小，或者说把差值x1-x2与零电平来比较。因此， 又是这种比较判决器的判决门限为零电平。
当fsk信号为f1，上支路相当于ask系统接受1码的情况，其输出x1为正弦波加窄带高斯噪声的包络，他服从锐利分布，下支路输出的瞬时值服从莱斯分布。
1.2.2
fsk信号包络解调方框图如下图所示。可见，fsk信号包络解调相当于两路ask信号包络解调。用两个窄带的分路滤波器分别滤出频率为f1，f2的高频时钟，经包络检波后分别取出他们的包络。把两路输出同时送到抽样判决器进行比较，从而判决输出基带数字信号。
设频率f1代表数字信号1，f2代表0，则抽样判决器的判决准则为
else q<=q+1;
end if;
end if;
end process;
process(xx,q)--此进程完成fsk解调
begin
if q=11 then m<=0;--m计数器清零
elsif q=10 then
if m<=3 then y<='0';--if语句通过对m大小来判决y输出的电平
基于CPLD/FPGA的2fsk解调系统
授课学期2013学年至2014学年
第2学期
学院电子工程
专业通信工程
学号************
姓名杨童
任课教师傅得立
成绩
阅读教师签名
日期
基于CPLD/FPGA的2fsk解调系统
摘要：这篇论文将围绕2fsk解调而展开，首先，需对2fsk这一概念进行理解。2fsk，即二进制频移键控，它使用不同频率的载波来传输数字信号，并用数字基带信号的频率.二进制频移键控使用两个不同的频率的载波来代表数字信号的两种电平，其接收端收到不同的载波信号在进行逆变换称为数字信号，完成信息传输的过程。
图1
图2
2.2
2.2.
由于要计算调制信号一个周期内的过零点次数，所以用时钟计数器来计算调制信号的周期，如果时钟频率与FSK调制信号频率fclk：f＝1:12，那么表示每12个CLK时钟周期发送一个FSK调制信号，即当q从0递增到12时，一个调制信号传输结束。
2.2.
根据过零检测法原理，通过检测一个信号传输周期内的过零点次数来判断基带信号。由于上升沿的个数就相当于FSK信号过零点的个数，那么计数器的主要功能就是在调制信号的一个周期内，对信号X的上升沿进行计数。
else y<='1';
end if;
elsif xx'event and xx='1' then m<=m+1;--计xx信号的脉冲个数
end if;
end process;
end behav;
7.
1………………………………….《基于fpga的通信系统的建模与设计》
2………………………………….《EDA应用设计》
5.
通过本次实验，主要锻炼了我们小组查阅课本和利用资源解决问题的能力，而且让我们对quartus这款软件有了更多的了解，当然，在实现该系统的过程中也遇到了许多问题。如：在第一次敲完代码，进行仿真的时候仿，不知为何y没图形，仔细检查，代码均无问题，当试验进展陷入僵局时，经过查阅网络资料，询问同学，才发现没有我在没有生成netlist的情况下就直接进行模拟了，经过努力，终于使问题得到了解决。最后，感谢老师这一学期的教学与指导，让我们掌握了一门新的技术。
begin
process(clk)--对系统时钟进行q分频
begin
if clk'event and clk='1'then xx<=x;--在clk信号上升沿时，x信号对中间信号xx赋值
if start='0'then q<=0;--if语句完成q的循环计数
elsif q=11 then q<=0;
由上分析可知，无论输出的fsk信号是f1还是f2，两路输出总是为一路莱斯分布，另一路为瑞丽分布，而判决准则仍为上式，因此可判决出fsk信号
1.2.3
过零检测法是利用信号波形在单位时间内与零电平轴交叉的次数来测定信号频率。输入的已调信号经限幅放大后成为矩形脉冲波，再经微分电路得到双向尖脉冲，然后整流得到单向尖脉冲，每个尖脉冲代表信号的一个过零点，尖脉冲重复的频率是信号频率的两倍。将尖脉冲去触发一单稳态电路，产生一定宽度的矩形脉冲序列，该序列的平均分量与脉冲重复频率，即输入频率信号成正比。所以经过低通滤波器的输出平均量的变化反映了输入信号的变化，这样就完成了频率一幅度的变换，把码元“1”与“0”在幅度上区分开来，恢复出数字基带信号。，
end if;
end process;
end behav;
2.3
3.
3.1使用fpga芯片型号EP2C20Q240C8
3.2芯片内各种资源的使用情况
4
本实验的模拟仿真图如下，现对下模拟仿真图进行分析：
clk为时钟，start相当于使能端，需使其常置于1，x为输入，y为输出，，m为计数器，在y一个周期内，当q等于10时，如若m小于4，则y输出为0，m等于4,5时，则输出y输出高电平1。一个周期过后，计数器m清零，进入下一次循环。
x1-x2>0判输入信号为f1
x1-x2<0判输入信号为f2
当输入的fsk信号振荡频率为f1，上支路经带通后有正弦信号Acos2 f1t存在，与ask系统接收到1码的情况相似。进过低通滤波器，x1=A.而下支路带通滤波器输出为0，与ask系统接收到0码时的情况类似。故x2=0。显然x1-x2=a-0>0，按判决准则判断输入为f1。反之，则为f2.因此可以判决出fsk信号。
2.
2.1
2fsk解调方框图如图1所示，2fsk解调电路的vhdl建模符号如图2所示。该模型的核心部分有分频器，寄存器，计数器和判决器组成。且，2fsk解调器的分频输出为较高的那个载波信号。由于f1和f2的周期不同，若舍f1=2f2，且基带信号电平1对应f1；基带信号电平0对应f2，在图1中计数器以f1为时钟信号，上升沿计数，基带信号1码元对应的技术个数为1/f1，基带信号0阿元对应的计数个数为1/f2，计数器根据两个不同的技术情况对应输出0和1两种电平，判决器以f1为时钟信号，对计数器输出信号进行抽样判决，并输出基带信号，图中没有包含模拟电路部分，调制电路为数字信号形式。
6.
library ieee;
use ieee.std_logic_arith.all;
use ieee.std_logic_1164.all;use ieee.std_logc_unsigned.all;
entity fsk is
port(clk :in std_logic;--系统时钟
start :in std_logic;--同步信号
x :in std_logic;--调制信号
y :out std_logic);--基带信号
end fsk;
architecture behav of fsk is
signal q:integer range 0 to 11;--分频计数器
signal xx:std_logic;--寄存器
signal m:integer range 0 to 5;--计数器
3………………………………….《通信原理》