串行总线概述
概述串行总线通信方式
概述串行总线通信方式串行总线通信方式是一种在计算机系统中广泛应用的通信方式。
它是一种基于串行传输的通信方式，通过在单根线上逐位地传输数据，实现不同设备之间的通信和数据交换。
串行总线通信方式具有简单、可靠、成本低等优点，在计算机领域得到了广泛应用。
串行总线通信方式的基本原理是通过逐位地传输数据。
在串行总线中，数据以位的形式传输，每次传输一位。
与之相对的并行总线通信方式是同时传输多个位，每个位占用一根线。
相比之下，串行总线通信方式只需要一根线就可以传输数据，这样就大大减少了线缆的数量，降低了成本。
串行总线通信方式的数据传输速度相对较慢。
由于数据是逐位传输的，所以每次只能传输一位，传输速度较慢。
但是，随着技术的不断发展，串行总线通信方式的传输速度也在不断提高。
现在的计算机系统中，串行总线通信方式已经可以实现很高的数据传输速度，满足了大部分应用的需求。
串行总线通信方式具有较高的可靠性。
由于只有一根线参与数据传输，所以串行总线通信方式相对来说更加稳定可靠。
并行总线通信方式由于有多根线同时参与传输，容易出现信号干扰和传输错误的情况。
而串行总线通信方式通过逐位传输数据，可以有效地避免这些问题，提高了数据传输的可靠性。
串行总线通信方式还具有较长的传输距离。
由于数据是逐位传输的，所以可以通过增加线缆的长度来实现长距离传输。
而并行总线通信方式由于需要同时传输多个位，线缆的长度受到了限制，无法实现较长的传输距离。
因此，在需要进行长距离数据传输的场景中，串行总线通信方式更为适用。
总的来说，串行总线通信方式是一种简单、可靠、成本低的通信方式。
它通过逐位传输数据，实现了不同设备之间的通信和数据交换。
虽然传输速度相对较慢，但随着技术的不断进步，串行总线通信方式的速度也在不断提高。
同时，它还具有较高的可靠性和较长的传输距离，适用于各种不同的应用场景。
因此，在计算机领域，串行总线通信方式得到了广泛的应用和推广。
I2C串行总线的组成及工作原理
I2C串行总线的组成及工作原理I2C是一种常用的串行通信协议，用于在电子设备之间进行数据传输。
它的全称是Inter-Integrated Circuit，即片间串行总线。
1. 主设备（Master Device）：负责发起通信请求并控制整个传输过程的设备。
主设备通常是微控制器、处理器或其他智能设备。
2. 从设备（Slave Device）：被主设备控制的设备。
从设备可以是各种外围设备，如传感器、存储器、显示器等。
3. SDA（Serial Data Line）：用于数据传输的双向串行数据线。
主设备和从设备都可以发送和接收数据。
4. SCL（Serial Clock Line）：用于同步数据传输的时钟线。
主设备产生时钟信号来同步数据传输。
5. VCC（Supply Voltage）：提供电源电压给I2C总线上的设备。
6. GND（Ground）：提供共地连接。
I2C总线的工作原理如下：1.初始化：主设备发起一次总线初始化，在I2C总线上产生一个启动信号。
启动信号表示I2C总线上有新的数据传输将开始。
2.寻址：主设备发送一个7位的设备地址到总线上指定要与之通信的从设备。
I2C总线上可以存在多个从设备，每个设备都有唯一的地址。
3.数据传输：主设备发送数据或者命令到从设备，或者从设备向主设备发送数据回复。
数据通过SDA线传输，时钟通过SCL线提供。
4.确认（ACK）：数据传输完成后，每个接收设备都会回复一个确认信号，表示它已经成功接收数据。
主设备和从设备都可以发送确认信号。
5.停止：主设备发送一个停止信号来结束一次数据传输过程。
停止信号表示I2C总线上没有更多的数据传输。
I2C总线的工作原理是基于主从结构的，主设备控制数据传输的流程。
主设备通过发送启动信号来开始一个数据传输过程，并通过发送设备地址和数据来与特定的从设备进行通信。
通过SCL线的时钟同步，主设备和从设备可以准确地进行数据传输，避免了数据丢失和冲突。
I2C介绍
一、I2C串行总线的组成及工作原理采用串行总线技术可以使系统的硬件设计大大简化、系统的体积减小、可靠性提高。
同时，系统的更改和扩充极为容易。
1、I2C串行总线概述I2C总线是PHLIPS公司推出的一种串行总线，是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线。
I2C总线只有两根双向信号线。
一根是数据线SDA，另一根是时钟线SCL。
I2C总线通过上拉电阻接正电源。
当总线空闲时，两根线均为高电平。
连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线“与”关系。
每个接到I2C总线上的器件都有唯一的地址。
主机与其它器件间的数据传送可以是由主机发送数据到其它器件，这时主机即为发送器。
由总线上接收数据的器件则为接收器。
在多主机系统中，可能同时有几个主机企图启动总线传送数据。
为了避免混乱，I2C 总线要通过总线仲裁，以决定由哪一台主机控制总线。
2、起始和终止信号SCL线为高电平期间，SDA线由高电平向低电平的变化表示起始信号；SCL线为高电平期间，SDA线由低电平向高电平的变化表示终止信号。
起始和终止信号都是由主机发出的，在起始信号产生后，总线就处于被占用的状态；在终止信号产生后，总线就处于空闲状态。
连接到I2C总线上的器件，若具有I2C总线的硬件接口，则很容易检测到起始和终止信号。
接收器件收到一个完整的数据字节后，有可能需要完成一些其它工作，如处理内部中断服务等，可能无法立刻接收下一个字节，这时接收器件可以将SCL线拉成低电平，从而使主机处于等待状态。
直到接收器件准备好接收下一个字节时，再释放SCL线使之为高电平，从而使数据传送可以继续进行。
3、数据传送格式（1）字节传送与应答每一个字节必须保证是8位长度。
数据传送时，先传送最高位（MSB），每一个被传送的字节后面都必须跟随一位应答位（即一帧共有9位）。
由于某种原因从机不对主机寻址信号应答时（如从机正在进行实时性的处理工作而无法接收总线上的数据），它必须将数据线置于高电平，而由主机产生一个终止信号以结束总线的数据传送。
串行总线
PCF8563是PHILIPS公司推出的一款工业级内含I2C总线接口 功能的具有极低功耗的多功能时钟/日历芯片。 PCF8563的多种报警功能、定时器功能、时钟输出功能以及 中断输出功能。 内部时钟电路、内部振荡电路、内部低电压检测电路1.0V 以及两线制I2C总线通讯方式，不但使外围电路极其简洁， 而且也增加了芯片的可靠性。 每次读写数据后内嵌的字地址寄存器会自动产生增量。 是一款性价比极高的时钟芯片，它已被广泛用于电表、水 表、气表、电话、传真机、便携式仪器以及电池供电的仪 器仪表等产品领域。
I2C总线工作特点
SDA、SCL 启动条件 终止条件 应答信号 典型应用系统图（可挂接不同功能的芯片，不同类型的芯片 有不同的器件地址）
串行E 一 串行E2PROM 24C**
I2C总线工作特点
启动条件 终止条件 应答信号
串行E 一 串行E2PROM 24C**
24C**典型芯片管脚
串行E 一 串行E2PROM 24C**
POT非易失性数字电位器 五 E2POT非易失性数字电位器 X9313 管脚
POT非易失性数字电位器 五 E2POT非易失性数字电位器
内部结构
X9313
POT非易失性数字电位器 五 E2POT非易失性数字电位器 X9313
管脚描述
POT非易失性数字电位器 五 E2POT非易失性数字电位器 X9313 典型应用：程控放大器
典型应用图
POT非易失性数字电位器 五 E2POT非易失性数字电位器 X9313 概述
E2POT X9313非易失性数控电位器，端电压±5V,32 个抽头，X9313是固态非易失性电位器，把它用作数 字控制的微调电阻器是理想的。 X9313是一个包含有31个电阻单元的电阻阵列。在 每个单元之间和二个端点都有可以被滑动单元访问的 抽头点。滑动单元的位置由CS 、U/D和INC 三个输入 端控制。滑动端的位置可以被贮存在一个非易失性存 贮器中,因而在下一次上电工作时可以被重新调用。 X9313的分辨率等于最大的电阻值被31除。例如 X9313W(10kΩ)的每个抽头间的阻值为323Ω。 所有的Xicor非易失性存贮器都设计成并经过测试 能够用于持久地保存数据的应用场合。
SPI、I2C、UART三种串行总线的原理、区别及应用
简朴描述:ＳPI 和Ｉ2Ｃ这两种通信方式都是短距离旳，芯片和芯片之间或者其他元器件如传感器和芯片之间旳通信。
SＰI和IＩC是板上通信,IIC有时也会做板间通信,但是距离甚短，但是超过一米,例如某些触摸屏,手机液晶屏那些很薄膜排线诸多用IIC，I2C能用于替代原则旳并行总线,能连接旳多种集成电路和功能模块。
I2C是多主控总线,因此任何一种设备都能像主控器同样工作，并控制总线。
总线上每一种设备均有一种独一无二旳地址,根据设备它们自己旳能力，它们可以作为发射器或接受器工作。
多路微控制器能在同一种I2C总线上共存这两种线属于低速传播；ﻫ而ＵＡRＴ是应用于两个设备之间旳通信,如用单片机做好旳设备和计算机旳通信。
这样旳通信可以做长距离旳。
UARＴ和，UＡRT就是我们指旳串口,速度比上面三者快,最高达100Ｋ左右,用与计算机与设备或者计算机和计算之间通信,但有效范畴不会很长,约１0米左右,UART长处是支持面广,程序设计构造很简朴,随着UＳB旳发展,UＡRT也逐渐走向下坡;SmＢｕs有点类似于UＳB设备跟计算机那样旳短距离通信。
ﻫ简朴旳狭义旳说ＳPI和Ｉ2C是做在电路板上旳。
而UAＲT和ＳＭＢＵS是在机器外面连接两个机器旳。
具体描述：1、ＵＡRT(TＸ,ＲX)就是两线，一根发送一根接受，可以全双工通信，线数也比较少。
数据是异步传播旳，对双方旳时序规定比较严格,通信速度也不是不久。
在多机通信上面用旳最多。
2、SPＩ(CLＫ,Ｉ/Ｏ,Ｏ,CS)接口和上面UARＴ相比，多了一条同步时钟线，上面UART旳缺陷也就是它旳长处了，对通信双方旳时序规定不严格不同设备之间可以很容易结合，并且通信速度非常快。
一般用在产品内部元件之间旳高速数据通信上面，如大容量存储器等。
３、Ｉ2C（SＣL,SＤA)接口也是两线接口，它是两根线之间通过复杂旳逻辑关系传播数据旳，通信速度不高，程序写起来也比较复杂。
一般单片机系统里重要用来和24C0２等小容易存储器连接。
常见串行总线
SCL OUT SCLK IN
DATA OUT DATA IN 器 件 1#
SCL OUT SCLK IN
DATA OUT DATA IN 器 件 2#
图13-1 I2C总线的基本结构
2总线信息传送 3. I C
图13-2 I2C总线信息传送图 开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。 结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。 开始信号和结束信号之间传送的是信息，信息的字节数没有限制，但每个 字节必须为8位，高位在前，低位在后。数据线SDA上每一位信息状态的 改变只能发生在时钟线SCL为低电平的期间
VCC LED9 LED10
1 2 3 4 5 6 7 8 9
VCC U1
39 38 37 36 35 34 33 32
P20 P21 P22 P23 P24 P25 P26 P27
RP2ቤተ መጻሕፍቲ ባይዱ
LED11 LED12 LED13 LED14
P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD
SDA：串行数据/地址线。它是一个双向传输线，用于传送地址和所有数据的发送或 接收。它是一个漏极开路端，因此要求接一个上拉电阻到Vcc端（速率为100KHz时 电阻为10K，400KHz时为1K）。对于一般的数据传输，仅在SCL为低电平期间 SDA才允许变化。SCL为高电平期间，留给开始信号（START）和停止信号（STOP） A0、A1、A2：器件地址输入端。这些输入端用于多个器件级联时设置器件地址， 当这些脚悬空时默认值为0（CAT24WC01除外）。 WP：写保护。如果WP管脚连接到VCC，所有的内容都被写保护（只能读）。 当WP管脚连接到VSS或悬空，允许对器件进行正常的读/写操作。
IIC串行总线工作原理及应用
IIC串行总线工作原理及应用IIC（Inter-Integrated Circuit）串行总线是一种用于连接微处理器和外设的双线传输协议。
它由飞利浦公司开发，也被称为I2C，广泛应用于各种电子设备中。
本文将详细介绍IIC串行总线的工作原理及应用。
IIC总线是一种同步通信协议，使用两根线进行传输，分别为串行数据线SDA和串行时钟线SCL。
SDA线是双向线路，用于数据传输；SCL线是单向线路，用于同步时钟生成。
在传输数据之前，总线上必须有一个主设备发起通信，其他设备可以作为从设备响应。
主设备负责生成时钟信号，并控制总线上的数据传输。
在IIC总线上，每个设备都有一个唯一的7位或10位的地址。
主设备发起通信时，首先发送起始位，然后发送需要通信的设备地址和读写位。
读写位用于指示主设备是要读取设备的数据还是向设备发送数据。
设备地址可以是7位或10位，7位地址可以支持最多128个设备，10位地址可以支持最多1024个设备。
如果总线上有多个设备与主设备的地址匹配，则这些设备会响应主设备的命令。
在数据传输过程中，通信的设备在时钟的每一个上升沿和下降沿进行数据的读取或发送。
当设备要发送数据时，它会在SCL线的下降沿前将数据位放到SDA线上，然后主设备在SCL线的下降沿读取数据。
当设备要接收数据时，主设备将数据放在SDA线上，设备会在SCL线的下降沿读取数据。
每一个字节的数据都会被确认，接收设备会发送一个应答位来确认数据的接收，并继续进行下一个字节的传输。
如果接收设备不想继续接收数据，它可以选择不发送应答位，这样主设备会停止传输。
IIC总线的应用非常广泛。
它常见于各种电子设备，如电视、手机、计算机、家电等。
它的主要优点是线路简单，只需要两根线就可以连接多个设备。
此外，它可以支持多主机控制，即多个主设备可以同时控制总线上的从设备。
这种特性在许多系统中非常有用，如多处理器系统、分布式系统等。
另外，IIC总线还可以通过特定的协议实现更高级的功能。
串行总线原理
串行总线原理
串行总线是计算机系统中用来传输数据的一种传输方式。
它通过将数据位按照顺序一个接一个地发送，而不是同时发送多个数据位。
这种方式需要较少的电子线路和物理连接，因此可以节省空间和成本。
在串行总线中，发送方将数据位按照一定的顺序发送到接收方。
发送方将每个数据位转换为电信号，并通过物理线路将信号发送给接收方。
接收方将接收到的信号转换为数字信号，并恢复原始的数据位。
串行总线使用起来较为简单，因为数据位是依次发送的，所以在传输过程中不会发生数据冲突。
这意味着可以减少许多数据传输时需要解决的问题。
然而，串行总线的传输速度相对较慢。
由于数据是按顺序一个一个地发送的，所以整个数据包的发送时间较长。
这在需要高速传输大量数据的应用中可能成为一个限制因素。
因此，在实际应用中，通常会采用并行总线来提高传输速度。
并行总线可以同时发送多个数据位，从而加快数据传输的速度。
但是，并行总线需要更多的物理连接和电子线路，因此成本较高。
总的来说，串行总线是一种简单而经济的数据传输方式，适用于对传输速度要求不高的应用场景。
而在需要高速传输大量数据的情况下，则需要采用并行总线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
SERDES概述写在开头：不出意外的话，这又是一个系列话题。
包括串行，损耗，加重均衡等。
小陈才疏学浅，只能写出个概述，望大神指正。
再写在开头：当小陈还是一个无忧无虑的大学生的时候，说过一句这样的话“懂你的人并不是你想要什么就给你什么，而是他给了你，你才发现这才是你想要的。
”如Iphone之于手机，如频域之于信号分析。
以前小陈觉得频域这东西不如时域好用，不明白这个想象中的东西怎么可能比实际存在的时域更加简单。
直到脑子里能把一个个频域的点看成一个正弦波，直到发现一条复杂无比的通道能使用一个清晰的S参数表示。
为何串行人们对高速的追求就像对美好生活的向往一样永无止境。
在人们面前有两条路可以走，第一条是增加信道的数量，用更多的信道传输更多的信号，也就是我们所说的并行；第二条是提高单通道的信号速率，也就是我们所说的高速串行。
而在现在的高速传输中，SERDES早已成为了绝对的主流。
主要是因为并行传输有着先天的劣势：时钟周期变得越来越短，并行的时序已经无法满足。
在之前的《串扰系列》中有说到，由于使用数字信号通信，信道的噪声容限有了很大的提升，DDR3信号的噪声裕量甚至能达到了600mV，相当于信号电平的40%。
这40%的裕量将被反射，损耗，电源噪声，串扰等问题瓜分。
串行信号同样面临着这样的问题，于是······SERDES：“工程师爸爸，我上升沿陡，反射会比较严重！”于是工程师把高速串行信号的驱动阻抗和接收阻抗都做成了100欧姆，与传输线相匹配：“我已经帮你把源端和末端两个最严重的反射给去掉啦，剩下的就靠你啦。
”SERDES：“工程师爸爸，我翻转次数多，串扰会比较严重！”于是工程师在所有的串行管脚附近都放上了地管脚：“我已经帮你把你跟你兄弟姐妹隔开啦，剩下的就靠你啦。
”这时隔壁家做连接器的王叔叔跑过来摸了摸SERDES的头：“小SERDES啊，我已经把连接器的串扰做到千分之一以下了。
”SERDES：“工程师爸爸，我电频低，好怕电源噪声！”工程师看了SERDES笑了笑：“傻孩子，爹爹严格执行优生优育啊，你兄弟姐妹没几个，不像临村的并行，一家兄弟姐妹可以去踢世界杯了啊。
”SERDES：“工程师爸爸，我要更大的噪声容限！”工程师皱了皱眉头：“这个不好办啊，我努力试试把”。
于是就出现了串行发送端0.6V的Voh，接收端60mV的Vih。
SERDES一看，0.6V对60mV，90%的裕量哇！开开心心跑到一条平坦性衰落的路上玩去了。
出门的时候，他是这样子的：回到家的时候，他是这样子的：虽然衰减了75%，但是工程师爸爸还是第一眼就认出了他就是小SERDES。
这时，一直藏在旁边树后的[并行]露出了半边面孔，瞄了一眼，阴测测的说：“小婊砸，跑得快就那么嚣张，你以为所有的路都是平坦性衰落么，嘿嘿嘿嘿。
”问：小SERDES将会遇到什么困难？简单的串行做过layout的朋友一定会有一种这样的感觉，串行通道恐怕是最容易设计的部分了。
通道就一对差分线，芯片端串行部分信号pin的密度都相对低，出线也十分简单，最多在通道上有一对AC耦合电容，有些厂商甚至已经将电容集成在芯片中了。
和所有的互联结构一样，SERDES无非也就是输出，输入，与互连通道。
不过，SERDES在芯片端比一般的信号要多出一些东西。
首先，需要在TX端完成将并行信号变成串行信号过程，该过程通过串行器来实现，将n个速率为x的并行信号，变成一个速率为n*x的串行信号，这样在1/x的时间内，串行信号就包含了n个信息。
在这个过程中，参考时钟的质量就至关重要了，我想，谁都不愿意看到在并行信号中地位相同的两个信号，变成串行信号之后一个占150ps一个却只有50ps了吧。
当然，为了保证信号的直流平衡（不要有长0长1的出现）等性能，在将数据进行串并转换之前，会将信号进行编码。
在数据串化之后，会经过预加重模块，再出芯片，来到我们的信道上。
简单来说TX就是一个编码>>串化>>预加重>>输出的过程。
而通道上，就是我们熟悉的走线，过孔，连接器了。
这些在之后的文章中做具体说明。
这里还有一个容易被大家忽略的东西，就是器件的封装。
虽然很多协议对通道的要求是并不包含芯片封装的，但是一个好的芯片封装可以为通道增加非常多的裕量，这也是为什么很多通道性能并不是很好但是芯片工作起来非常顺畅的原因之一。
同样是BGA 封装，flip chip的寄生电感是wire bonding的30%。
当然，更好的性能自然意味着更高的成本，just you know。
在串行通道的RX端，进行着与TX相反的过程。
首先经过一个均衡器，将信号进行均衡处理。
再通过CDR（clock data recovery）将串行信号解串为并行信号。
大道至简。
可是在这至简的大道背后，各位工程师们可是在编码，均衡，封装等地方做了非常多的努力呢。
本期问题，列举4-6个SERDES标准组织。
串行与损耗在第一篇文章中说到，人们是并不怎么担心平坦性衰落的，而频率选择性衰落会使得信号大幅的失真。
很不巧，在当前PCB的应用中，我们大部分的损耗都是频率选择性的。
大家通常将损耗分为三部分：介质损耗，导体损耗，辐射损耗。
其中，辐射损耗非常非常小，基本上可以忽略不计，让我们来看看介质损耗与导体损耗。
首先，介质损耗又分为两种：一种是漏电流。
当信号线传输的是交变电流的时候，信号路径与回流路径构成的这个电容就会有电流通过，电流大小与频率有关，理想的电容是不消耗能量的。
但是由于材料本身并不是完全绝缘的，实际上在电容两端施加电压时，本身有漏电流流过介质，而介质本身的电阻率会随着信号频率而变小。
有电流通过电阻，恩，这就是我们的漏电流损耗，这个损耗并不是太大，在nW级别。
另一种是偶极子重取向引起的损耗。
材料中本身是有偶极子（带电粒子）的，当信号从传输线上经过时，信号路径与回流路径之间形成电场，材料中的带电粒子受到电场力而运动，看起来就像电流流过介质一样，电场力转换的频率（偶极子来回摆动的频率）与信号速率有关。
形象点说的话，微波炉您知道吧？两种介质损耗都是垂直于信号路径的，对边比邻边是tan，所以我们用一个叫损耗正切角的参数来描述材料的损耗。
普通的FR4损耗角在0.02以上，而当前已经商用的材料中，损耗角较低的已经低于0.002了。
而导体损耗则分为两侧层次：第一层是由于趋肤深度引起的电阻损耗。
电阻损耗是一个平坦性损耗的典型例子，但是为什么导体损耗也是频率选择性的呢？这就是因为信号在高频之后会产生趋肤效应，导致电流流过的面积越来越小，而使得阻抗越来越大。
趋肤深度与频率的关系（um，GHz）第二层是由于表面粗糙度引起的电阻损耗。
当趋肤深度与材料的梳齿结构可比时，表面粗糙度带来损耗就不可忽略了，这个在以前的章节中也有说明，就不再展开了。
本期问题是，在一些设计中，高速串行总线走线区域并没有大电流的电源平面分布，为何在系统运行时也会大量发热？损耗战争关于损耗的现象，大家看的最多的应该是类似于下面这幅图了，走线越长眼图闭合度越高，直至完全没有眼睛。
这张图描述的是损耗过大的现象。
不过如果只是单单说一个眼图闭合并不能精确的描述它。
的确，眼高从1100mV左右到了后面的没有眼睛，但是还需要注意它的峰峰值从1200mV只衰减到了1000mV。
眼图闭合的原因是高频分量过多的衰减。
下面这张图能从频域中更直观的看出衰减的情况：右边的两幅频谱图相除就是我们S参数中的插损了。
要避免这样的情况出现，最最简单的方法就是缩短我们的传输距离，但是为了诗与远方，信号的长距离传输不可避免，那么我们必须使用其他的方法，向这样的频率选择性衰减宣战了。
第一个方法，减小信号的带宽，使用较集中的频谱传输信号，1GHz跟10GHz的衰减相差十万八千里，4999MHz跟5001MHz差别总不大了吧。
无线通信就是这么干的，可是带宽窄意味着传输的信息量少，要传输更多的信息可不能单向的这么干。
第二个方法，使用更好的材料，板材，铜箔，玻纤布等等。
下图是当前主流高中低损耗板材，在传输同样距离情况下的眼图对比：效果立竿见影，同样价格也立竿见影。
第三种方法，用光纤传输。
这个也是很多人想的方向，当前的光传输方案还是无法避免在板上引出较长的走线。
在板上埋入光纤的话成本比上一中方法更不可能接受。
不过在将来有什么技术革新的话倒还是喜闻乐见的。
方法还有很多，但是上面例举的方法都是想着如何减小频率选择性衰减，有没有什么办法能让我们看着这些损耗说“他强任他强，清风抚山岗，他横由他横，明月照大江”呢？当然有，那就是预加重与均衡。
我们知道信号由初始的频谱a，经过一个有损耗的通道损耗了频谱b，到接收端的时候变成频谱c，频谱c构成的信号不能满足我们正确接收信号的要求，那我们能不能在发送端发送之前先加上损耗b，使得在接收端得到的为a+b-b=a呢？显然是可以的，这就是预加重均衡的基本思路。
本期问题，例举几种不同的均衡技术类型。
FIR与预加重为了“原创”二字小陈同学用小画板画图画得好辛苦啊，但一些借用还是不可避免，侵删！其实预加重与均衡的思路是一样的，都是减小信号的低频分量，增加信号的高频分量。
只不过位置不同，一个在TX端，一个在RX端。
同时，预加重与均衡使用的技术手段也不尽相同。
预加重主要的手段是使用FIR-Finite Impulse Response，有限冲激响应滤波器。
在时域上就非常好理解，本来我发送端（黑色）一个好好的阶跃信号，通过一个通道之后到接收端（红色）上升沿不是会变缓吗？那我在最开始的时候就把你将会变缓的地方拉的更陡，在上升沿的前面减去一个脉冲信号，在上升沿的后面加上一个脉冲信号。
到接收端的时候就算你衰减了，也不过只是衰减成了我没有将上升沿变陡之前的样子。
硬件实现也非常简单。
使用乘法器生成一些不同的脉冲信号，然后通过加法器将这些脉冲信号加在上升沿的不同位置。
至于乘以多少，加在哪里根据不同的通道特性来决定。
我们这几幅图里面属于比较简单的FIR滤波器，你可以看到，他只是拉低了上升沿的前面一位，拉高了上升沿的后面一位。
实际上FIR可以有更多的tap（可以将tap理解为一次乘和加的过程），可以改变上升沿前面或后面的更多位，一个FIR滤波器的结构示意图如下：读到这里，再看看本文的第一张图，不知道会不会有朋友疑惑，为何还要拉对上升沿的后面几位进行FIR的过程？保持1或0的部分又不会因为高频衰减而大幅波动，衰减不是只体现在上升/下降沿上吗？确实，衰减主要在边缘上，但是实际通道中可不止有损耗，还有反射、串扰等引起的问题。
假如通道上有一段阻抗不连续，我们的阶跃信号就会变成这个样子：Si go yi！看到这里想必大家也想到了，FIR滤波器貌似不止能解决损耗问题，顺带还能解决一些由反射引起的振铃呢！上面讲到的基本都是增加高频分量。