计组第八章答案
第四单元作业参考答案
8.1 说明计算机总线的功能和分类。
答：计算机总线是计算机的各部件之间传输信息的公共通路，包括传输数据（信息）信号的逻辑电路、管理信息传输协议的逻辑线路和物理连线。
由于总线上往往要连接许多部件或设备，传输的距离较长，负载比较重，故要求总线线路有更强的驱动能力。
总线的硬件组成，通常选用集电极开路输出的电路，或输出端有高阻态输出支持的电路。
这样的线路的输出端可以直接连接在一起并通过为其中某个门给出低电平（0V）的控制信号，为其他门给出高电平（4V）的控制信号，实现把多路输入中的某一路信息送到总工线上。
从总线各自承担的不同功能，分成数据总线、地址总线、控制总线3部分。
数据总线在计算机部件之间传输数据信息，它的时钟频率和宽度的乘积正比于它支持的最大的数据输入输出能力。
地址总线在计算机部件之间传输地址（内存地址、I/O地址）信息，它的宽度决定了系统可以寻址的最大内存空间。
控制总线给出总线周期类型、I/O操作完成的时刻、DMA周期、中断等有关的控制信号。
8.4 总线仲裁的作用是什么？通常采用什么机制完成总线的仲裁？
总线仲裁主要作用是解决多个主设备争用总线的问题，对总线的使用进行合理的分配和管理。
总线控制方式有
集中式：总线控制逻辑基本集中于一个设备(如 CPU)时，称为集中式控制；
分散式：总线控制逻辑分散在连接总线的各个部件或设备中时，称为分布式总线控制。
集中式总线控制方式是计算机系统中主要采用的方式。
总线的仲裁可通过链式查询方式
和独立请求方式实现。
8.15 计算机中有哪几种常用的输入输出控制方式？各自的优缺点是什么？
答：计算机中常用的输入输出控制方式有：1程序直接控制方式（查询方式〕2 中断控制方式 3 DMA 方式 4 I / O 通道控制方式 5 外围处理机方式
程序直接控制方式的特点是CPU的操作和外围设备的操作能够同步，硬件结构简单。
但若外设动作慢，主程序进入查询环节时耗费CPU很多时间。
（通用性好,但CPU有等待过程,效率较低）
中断控制方式特点是：节省了CPU查询外设状态的时间，和等待时间，效率高，通用性好，是最常用的方式。
DMA 方式用于高速I/O设备与主存之间的成组数据传送，效率高但需要有专用的DMA 控制器来支持。
I / O 通道方式和外围处理机方式都是大、中型计算机系统所配备专门用于I / O 设备的控制和管理的专用计算机。
8.17 简述一次中断处理的完整过程。
答：一个完整的中断过程由中断请求、中断响应和中断处理3个阶段组成。
一次中断处理过程通常要经过如下几个步骤完成：
1. 中断请求：由中断源发出并送给CPU的控制信号。
2. 关中断：保证在此之后的一小段时间内CPU不能响应新的中断请求。
3. 保存断点，保护现场：用中断隐指令实现。
断点和现场信息一般保存在堆栈中，保存信息一定要完整完成，以保证被停下来的程序得以继续正常运行。
4. 判别中断源，转中断服务：找出中断服务程序的入口地址。
多个中断源时找出中断优先级最高的中断源。
5. 开中断，以便尽快地进入可以响应更高级别中断请求的运行状态。
6. 若有更高级别中断请求到来，则进行新的中断响应过程。
7. 执行中断服务程序，完成后准备返回主程序，为此，执行关中断。
8. 恢复现场，恢复断点。
9. 开中断。
关中断和开中断是为了保证能完整的恢复现场的操作。
开中断之后，若有更高级别中断请求来到，则进入新的中断响应过程。
10. 返回断点。
8.18 假定外设向CPU传送信息，最高频率为40KB/ S，而相应的中断处理程序的执行时间为40us，问外设是否可采用中断方式工作？为什么？
解：
外设向CPU传送信息的最高频率为40KB/ S,即其传送的最短时间间隔为
Tm＝1/(4×104)＝24.4×10－6（秒）＝24.4 us .
而相应的中断处理程序的执行时间为40us。
所以该外设不可以采用中断方式工作。
因为采用这种方式最快也要40us接收一个字节的数据，而工作在最高频率的外设每24.4us就送来一个字节的数据。
8.19 DMA传输方式的优点是什么？DMA接口中通常应包括哪些逻辑部件？各自的功能是什么？
答：DMA传输方式的优点是：实现高速I/O设备与主存储器之间成批交换数据的输入/输出。
DMA接口中通过包括一般通用可编程接口卡的全部组成部分。
主要由以下几部分组成：
1、主存地址计数器，用于存放读写主存用到的主存地址。
2、数据数量计数器，用于存放传送数据的数量。
3、DMA的控制/状态逻辑，由控制和状态等逻辑电路组成，用于修改主存地址计数器和数据数量计数器，指定传送功能，协调CPU和DMA信号的配合与同步。
4、DMA请求触发器，接收并记忆设备送来的请求数据传送的信号。
5、数据缓冲寄存器，用于存放高速设备与主存之间交换的数据。
6、中断机构，中断请求发生在数据数量计数器计数到0值时，用于向CPU报告本组数据传达完成，并等待新的传送命令。
8.21 简述一次DMA处理的完整过程。
答：一次DMA传送过程由传送前的预处理、数据传送、传送结束3个阶段组成。
传输前的预处理是由CPU完成的。
当CPU执行到读写I/O设备调用语句时，启动DMA 传送过程，向DAM卡送入设备识别信号、启动设备，测试设备运行状态，送入内存地址初值，传送数据个数，DMA的功能控制信号等，之后，CPU继续执行原来程序。
数据传送在DMA卡控制下自动完成。
DMA卡向CPU发出请求总线使用权的信号，若总线空闲，总线控制器将送响应回答信号给DMA卡，DMA卡取得总线使用权，清“0”DMA 请求触发器以撤消请求总线的信号，并启动数据传送过程。
DMA在传送过程中还要完成对内存地址计数器和数据数量计数器的计数操作，并通过检查数据数量计数器是否为0，决定要启动下一次传送，还是结束本批全部数据的传送过程。
传送结束处理，是由数据数量计数器的值为0引发出来的。
当数据数量计数器的值为0时，DMA将向CPU发出中断请求信号，CPU响应这一请求后，转入中断服务程序；检查是否结束数据传送。
计算机系统结构课后答案unit8
第八章课后题1、简述脉动阵列结构的特点。
答：（1）结构简单，规整，模块化强，可扩充性好；（2）处理单元间数据通信距离短，规则，使数据流和控制流的设计，同步控制均简单规整；（3）脉动阵列机中各处理单元同时运算，并行性极高，可通过流水获得很高的吞吐率；（4）输入数据被多个处理单元重复使用，减轻阵列与外界I/O通信量，降低系统对主存和I/O系统频宽的要求。
（5）脉动阵列结构的构形与特定任务和算法密切相关，具有专用性，限制了应用范围。
2、什么叫控制驱动、数据驱动、需求驱动？答：控制流驱动:即指令的执行是在PC(程序计数器)的控制下，按照事先指定的序列进行的,指令的执行顺序隐含在控制流中。
数据流驱动:即指令的执行是按照数据相关和资源可用性确定的序列进行的，指令的执行基本上是无序的。
只要一条指令所需的操作数全部就绪,就可以被激发并执行。
需求驱动:即指令的执行是按照数据需求确定的序列进行的。
3、什么叫大规模并行处理机MPP?什么叫机群系统？答：MPP是大规模并行处理机，指用数百万个高性能，低成本的RISC微处理器通过互联网络互连，组成的SIMD或MIMD系统。
机群系统是将多个高性能工作站或高档微型计算机使用高速通信网络加以互连组成系统。
4、用结构有向图形式画出求解x=square root (a+b)*d/e-e/d的数据流程序图，当a =4、b=8时，表示出该数据流程序图的执行过程。
5、用常用结点画出z:= IF X=10 THEN X-Y ELSE (X+Y)/Y的数据流程序图。
6、画出对应于循环语句WHILE i<0 DOnew Z:=Z+X;i:=old i+1END迭代结构的数据流程序图。
7、静态和动态数据流机的主要区别在哪里？答：（1）静态数据流机的数据令牌无标号。
动态数据流机的数据令牌有标号；（2）静态数据流任意给定时刻当结点操作时每条弧上只能有一个数据令牌、动态数据流机中，任何一条弧上可出现多个不带目标号的数据令牌；（3）静态数据流机中必须设控制令牌以满足要求，动态数据流机中不必须投控制令牌，因为令牌有识别时间、先后关系的标号；（4）静态数据流机不支持递归的并发激活，只支持一般循环，动态数据流机支持递归的并发激活；（5）静态数据流机不需硬件完成标记的匹配，动态数据流机需要硬件将标记附加在数据令牌上，并完成对标记的匹配工作。
《计算机组成原理》课后题答案_清华大学出版_秦磊华_吴非··
1、l 解释下列名词摩尔定律:对集成电路上可容纳的晶体管数目、性能与价格等发展趋势的预测,其主要内容就是:成集电路上可容纳的晶体管数量每18个月翻一番,性能将提高一倍,而其价格将降低一半。
主存: 计算机中存放正在运行的程序与数据的存储器,为计算机的主要工作存储器,可随机存取。
控制器:计算机的指挥中心,它使计算机各部件自动协调地工作。
时钟周期:时钟周期就是时钟频率的倒数,也称为节拍周期或T周期,就是处理操作最基本的时间单位。
多核处理器:多核处理器就是指在一枚处理器中集成两个或多个完整的计算引擎(内核)。
字长:运算器一次运算处理的二进制位数。
存储容量: 存储器中可存二进制信息的总量。
CPI:指执行每条指令所需要的平均时钟周期数。
MIPS:用每秒钟执行完成的指令数量作为衡量计算机性能的一个指标,该指标以每秒钟完成的百万指令数作为单位。
CPU时间:计算某个任务时CPU实际消耗的时间,也即CPU真正花费在某程序上的时间。
计算机系统的层次结构:计算机系统的层次结构由多级构成,一般分成5级,由低到高分别就是:微程序设计级,机器语言级,操作系统级,汇编语言级,高级语言级。
基准测试程序:把应用程序中使用频度最高的那那些核心程序作为评价计算机性能的标准程序。
软/硬件功能的等价性:从逻辑功能的角度来瞧,硬件与软件在完成某项功能上就是相同的,称为软/硬件功能就是等价的,如浮点运算既可以由软件实现,也可以由专门的硬件实现。
固件:就是一种软件的固化,其目的就是为了加快软件的执行速度。
可靠性:可靠性就是指系统或产品在规定的条件与规定的时间内,完成规定功能的能力。
产品可靠性定义的要素就是三个“规定”:“规定条件”、“规定时间”与“规定功能”。
MTTF:平均无故障时间,指系统自使用以来到第一次出故障的时间间隔的期望值。
MTTR:系统的平均修复时间。
MTBF:平均故障间隔时间,指相邻两次故障之间的平均工作时间。
可用性:指系统在任意时刻可使用的概率,可根据MTTF、MTTR与MTBF等指标计算处系统的可用性。
计算机组成原理第8章习题指导
第8章CPU的结构和功能例8.1假设指令流水线分取指（IF）、译码（ID）、执行（EX）、回写（WR）四个过程段，共有10条指令连续输入此流水线。
（1）画出指令周期流程。
（2）画出非流水线时空图。
（3）画出流水线时空图。
（4）假设时钟周期为100ns，求流水线的实际吞吐率。
（5）求该流水处理器的加速比。
解:（1）根据指令周期包括IF、ID、EX、WR四个子过程，图8.1（a）为指令周期流程图。
（2）非流水线时空图如图8.1（b）所示。
假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。
（3）流水线时空图如图8.1（c）所示。
由图可见，第一条指令出结果需要4个时钟周期。
当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。
(a)指令周期流程(b) 非流水线时空图(c) 标准流水线时空图图8.1 例8.1答图（4）由图8.1（c）所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为：10/(100ns×13) ≈ 0.77×107条指令/秒（5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔一个时钟周期都输出一个结果。
对于本题四级流水线而言，处理10条指令所需的时钟周期数为T4 = 4 +（10 −1）= 13。
而非流水线处理10条指令需4×10 = 40个时钟周期。
故该流水处理器的加速比为40 ÷13 ≈ 3.08 例8.2设某机有四个中断源1、2、3、4，其硬件排队优先次序按1→2→3→4降序排列，各中断源的服务程序中所对应的屏蔽字如表8.1所示。
表8.1 例8.2各中断源对应的屏蔽字中断源 屏蔽字1 2 3 41 1 1 0 12 0 1 0 03 1 1 1 14 0 1 0 1（1）给出上述四个中断源的中断处理次序。
（2）若四个中断源同时有中断请求，画出CPU执行程序的轨迹。
计算机组成原理课后答案(第二版)_唐朔飞_第八章
t
26. 设某机配有A、B、C三台设备， 其优先级按A→B→C降序排列，为改 变中断处理次序，它们的中断屏蔽字 设置如下：
设备 A B C 屏蔽字 111 010 011
请按下图所示时间轴给出的设备 请求中断的时刻，画出CPU执行程序 的轨迹。设A、B、C中断服务程序的 执行时间均为20s。
向量编码器——向量中断时，用 来产生向量地址； 中断允许触发器（EINT）—— CPU中的中断总开关，完成开、关中 断状态的设置； 中断标记触发器（INT）——用来 建立中断周期状态。INT=1，表示进 入中断周期，即开始执行中断隐指令； 中断屏蔽触发器——对于可屏蔽 的中断源进行开、关中断操作，可视 为各中断源的中断分开关； 采用程序中断技术时，指令系统 中往往有相关指令支持。常见的指令 有：开中断、关中断、中断返回等。
17. 在中断系统中，INTR、INT、 EINT这三个触发器各有何作用？ 解：INTR——中断请求触发器，用 来登记中断源发出的随机性中断请求信号， 以便为CPU查询中断及中断排队判优线路 提供稳定的中断请求信号； EINT——中断允许触发器，CPU中 的中断总开关。当EINT=1时，表示允许 中断（开中断），当EINT=0时，表示禁 止中断（关中断）。其状态可由开、关中 断等指令设置； INT——中断标记触发器，控制器时 序系统中周期状态分配电路的一部分，表 示中断周期标记。当INT=1时，进入中断 周期，执行中断隐指令的操作。
4. 设CPU内有下列部件：PC、IR、 SP、AC、MAR、MDR和CU，要求： （1）画出完成间接寻址的取数指 令LDA@X（将主存某地址单元X的内 容取至AC中）的数据流（从取指令开 始）。 （2）画出中断周期的数据流。 解：CPU中的数据流向与所采用 的数据通路结构直接相关，不同的数 据通路中的数据流是不一样的。常用 的数据通路结构方式有直接连线、单 总线、双总线、三总线等形式，目前 大多采用总线结构，直接连线方式仅 适用于结构特别简单的机器中。
计算机组成原理习题——4+8+9章带答案
计算机组成原理习题——4+8+9章带答案第四章1．⼀个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选⽤下列不同规格的存储芯⽚时，各需要多少⽚？1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位地址线和数据线的总和= 14 + 32 = 46根；选择不同的芯⽚时，各需要的⽚数为：1K×4：（16K×32）/ （1K×4）= 16×8 = 128⽚2K×8：（16K×32）/ （2K×8）= 8× 4 = 32⽚4K×4：（16K×32）/ （4K×4）= 4×8 = 32⽚16K×1：（16K×32）/（16K×1）= 1×32 = 32⽚4K×8：（16K×32）/ （4K×8）= 4× 4 = 16⽚8K×8：（16K×32） / （8K×8） = 2×4 = 8⽚2．现有1024×1的存储芯⽚，若⽤它组成容量为16K×8的存储器。
试求：（1）实现该存储器所需的芯⽚数量？（2）若将这些芯⽚分装在若⼲块板上，每块板的容量为4K×8位，该存储器所需的地址线总位数是多少？其中⼏位⽤于选板？⼏位⽤于选⽚？⼏位⽤做⽚内地址？16K×8=2^14×8,地址线为14根.4K×8容量的板,共需要4块板⼦.则14根地址线的最⾼2位⽤于板选（00～11,第1块板⼦～第4块板⼦）,4K*8位＝2^12*8位＝12*1K*8位,也就是在每块板⼦内需要4*8个芯⽚,⽽每8个芯⽚组成8位,也就是位扩展.也就是说需要4组,则除了最⾼2位,剩余的12位中,有2位⽤于⽚选（00～11,第⼀组～第4组）.也就是：2位⽤于板选,2位⽤于⽚选,剩余的10位⽤于⽚内地址选择.3．已知某计算机字长8位，现采⽤半导体存储器作主存，其地址线为16位，若使⽤1K×4的SRAM芯⽚组成该机所允许的最⼤主存空间，并采⽤存储模块结构形式。
计算机组成原理课后参考答案(部分)
A2A1A0 连 3-8 译码器的 C、B、A 端， M / IO 通过非门连译码器的 G2A 非和 G2B 非使能端，译码器的
G1 使能端接+5V 电源。 （5）CPU 和存储芯片的连接图：略
4.28 设主存容量为 256K 字，Cache 容量为 2K 字，块长为 4。
（1）设计 Cache 地址格式，Cache 中可装入多少块数据？ （2）在直接映射方式下，设计主存地址格式。 （3）在四路组相联映射方式下，设计主存地址格式。
Cache 块号 字块内地址
9位
2位
（2）根据主存容量为 256K 字=218，得主存字地址为 18 位。在直接映射方式下，主存字块标记为 18-11=7， 故主存地址格式为：
主存字块标记 7位
Cache 字块地址 字块内地址
9位
2位
第 3 页 共 19 页
3
（3）根据四路组相联的条件，一组内有 4 块，得 Cache 共分 512/4=128=2q 组，即 q=7，主存字块标 记为 18-q-b=18-7-2=9 位，其地址格式为：
16K ´ 32位
（5）当选用 4K×8 位的存储芯片时，需要 4K ´ 8位 =16 片。
16K ´ 32位
（6）当选用 8K×8 位的存储芯片时，需要 8K ´ 8位 =8 片。
计算机组成原理课后习题及的答案唐朔飞
总线的主设备（主模块）——指一次总 线传输期间，拥有总线控制权的设备（模块）；
总线的从设备（从模块）——指一次总 线传输期间，配合主设备完成传输的设备（模 块），它只能被动接受主设备发来的命令；
总线的传输周期——总线完成一次完整 而可靠的传输所需时间；
总线的通信控制——指总线传送过程中 双方的时间配合方式。
寄存器之一，用来存放操作数； • MAR：Memory Address Register，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地
址。 • MDR：Memory Data Register，存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要写
入某存储单元的数据。 • I/O：Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和
8. 为什么说半同步通信 同时保留了同步通信和异步 通信的特点？
解： 半同步通信既能像同步
通信那样由统一时钟控制， 又能像异步通信那样允许传 输时间不一致，因此工作效 率介于两者之间。
10. 什么是总线标准？为什么要设
置总线标准？目前流行的总线标准有哪些？ 什么是即插即用？哪些总线有这一特点？
解： 总线标准——可理解为系统与模块、 模块与模块之间的互连的标准界面。 总线标准的设置主要解决不同厂家各 类模块化产品的兼容问题； 目前流行的总线标准有：ISA、EISA、 PCI等； 即插即用——指任何扩展卡插入系统 便可工作。EISA、PCI等具有此功能。
第一章 计算机系统概论
• 1. 什么是计算机系统、计算机硬件和计算机软件 ？硬件和软件哪个更重要？
• 解：P3 • 计算机系统：由计算机硬件系统和软件系统组成
的综合体。 • 计算机硬件：指计算机中的电子线路和物理装置
计算机系统结构_第八章练习题 答案
第八章并行处理机和多处理机1. 设a 为一个计算机系统中n 台处理机可以同时执行的程序代码的百分比，其余代码必须用单处理机顺序执行。
每台处理机的执行效率为xMIPS,并假设所有处理机的处理能力相同。
那么当n=16,x=4MIPS 的情况下，a 为多少的时候系统的性能能够达到40MIPS?A.0.84B.0.88C.0.92D.0.962. 设a 为一个计算机系统中n 台处理机可以同时执行的程序代码的百分比，其余代码必须用单处理机顺序执行。
每台处理机的执行效率为xMIPS,并假设所有处理机的处理能力相同。
那么当n=16,a=0.92的情况下，x 为多少的时候系统的性能能够达到40MIPS?A. 4MIPSB. 4.5MIPSC. 5MIPSD. 5.5MIPS3. 假设一台4处理机带有共享存储器的计算机来执行一个混和程序。
此多处理机有4种运行方式。
与1,2,3,4四台处理机处于活动状态相对应。
设i f 为i 台处理机用于执行上述程序的时间百分数。
已知1.0,2.0,3.0,4.04321====f f f f ；R1=4MIPS ，R2=8MIPS ，R3＝11MIPS ，R4=15MIPS ，试问上述混合程序的调和均值执行时间T 为多少A. 0.25MIPSB. 0.375MIPSC. 0.5MIPSD. 以上都不对4. 假定有一个处理机台数p 为32的共享存储器多处理机系统。
假设典型处理机每条指令执行时间对全局存储器进行访问的平均次数m 为1.6。
共享存储器的平均存储时间t 为s μ1使用本地存储器的单处理机的速率x 为2MIPS 速率，问这个多处理机系统的有效MIPS(在多处理机的每台处理机上执行n 条指令。
)A.15.24B.14.6C.13.5D.以上均不对5. 一台向量计算机只能以下述两种方式中的一种运行：向量方式，执行速度是10MFLOPS ；另一种是标量方式，执行速度Rs 为1MFLOPS 。
计算机组成原理课后答案
第一章计算机系统概论p.191.1 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？计算机系统：计算机硬件、软件和数据通信设备的物理或逻辑的综合体计算机硬件：计算机的物理实体计算机软件：计算机运行所需的程序及相关资料硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要1.2如何理解计算机系统的层次结构？实际机器M1向上延伸构成了各级虚拟机器，机器M1内部也可向下延伸而形成下一级的微程序机器M0，硬件研究的主要对象归结为传统机器M1和微程序机器M0，软件研究对象主要是操作系统及以上的各级虚拟机1.3说明高级语言、汇编语言和机器语言的差别及其联系。
机器语言是可以直接在机器上执行的二进制语言汇编语言用符号表示指令或数据所在存储单元的地址，使程序员可以不再使用繁杂而又易错的二进制代码来编写程序高级语言对问题的描述十分接近人们的习惯，并且还具有较强的通用性1.4如何理解计算机组成和计算机体系结构？计算机体系结构是对程序员可见的计算机系统的属性计算机组成对程序员透明，如何实现计算机体系结构所体现的属性1.5冯·诺依曼计算机的特点是什么？由运算器、控制器、存储器、输入设备、输出设备五大部件组成指令和数据以同一形式（二进制形式）存于存储器中指令由操作码、地址码两大部分组成指令在存储器中顺序存放，通常自动顺序取出执行以运算器为中心（原始冯氏机）1.6画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。
计算机硬件各部件运算器：ACC, MQ, ALU, X控制器：CU, IR, PC主存储器：M, MDR, MARI/O设备：设备，接口计算机技术指标：机器字长：一次能处理数据的位数，与CPU的寄存器位数有关存储容量：主存：存储单元个数×存储字长运算速度：MIPS, CPI, FLOPS1.7解释概念主机：计算机硬件的主体部分，由CPU+MM（主存或内存）组成CPU：中央处理器，是计算机硬件的核心部件，由运算器+控制器组成主存：计算机中存放正在运行的程序和数据的存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成存储单元：可存放一个机器字并具有特定存储地址的存储单位存储元件/存储基元/存储元：存储一位二进制信息的物理元件，是存储器中最小的存储单位，不能单独存取存储字：一个存储单元所存二进制代码的逻辑单位存储字长：一个存储单元所存二进制代码的位数存储容量：存储器中可存二进制代码的总量机器字长：CPU 能同时处理的数据位数指令字长：一条指令的二进制代码位数1.8解释英文代号CPU: Central Processing UnitPC: Program CounterIR: Instruction RegisterCU: Control UnitALU: Arithmetic Logic UnitACC: AccumulatorMQ: Multiplier-Quotient RegisterX: 操作数寄存器MAR: Memory Address RegisterMDR: Memory Data RegisterI/O: Input/OutputMIPS: Million Instructions Per SecondCPI: Cycle Per InstructionFLOPS: Floating-point Operation Per Second1.9存数指令和加法指令的信息流程，主存容量256M×32位，在指令字长、存储字长、机器字长相等的条件下，指出图中各寄存器的位数。
计算机组成原理课后习题及答案唐朔飞
总线的通信控制——指总线传送过程中双 方的时间配合方式。
6. 试比较同步通信和异步通信。
解：同步通信——由统一时钟控制的通信， 控制方式简单，灵活性差，当系统中各部件 工作速度差异较大时，总线工作效率明显下 降。适合于速度差别不大的场合；
异步通信——不由统一时钟控制的通信， 部件间采用应答方式进行联系，控制方式较 同步复杂，灵活性高，当系统中各部件工作 速度差异较大时，有利于提高总线工作效率。
7. 解释概念： 主机、CPU、主存、存储单元、存储元件、存
储基元、存储元、存储字、存储字长、存储容 量、机器字长、指令字长。
解：主机——是计算机硬件的主体部分，由 CPU+MM（主存或内存）组成；
CPU——中央处理器（机），是计算机硬
件的核心部件，由运算器+控制器组成；（早期 的运、控不在同一芯片上）
总线标准的设置主要解决不同厂家各类 模块化产品的兼容问题；
目前流行的总线标准有：ISA、EISA、 PCI等；
即插即用——指任何扩展卡插入系统便 可工作。EISA、PCI等具有此功能。
11. 画一个具有双向传输功能的总线逻辑图。
解：此题实际上是要求设计一个双向总线收发
器，设计要素为三态、方向、使能等控制功能
计算机系统概论
第一章
1. 什么是计算机系统、计算机硬件和计算 机软件？硬件和软件哪个更重要？
解：P3 计算机系统——计算机硬件、软件
和数据通信设备的物理或逻辑的综合体。 计算机硬件——计算机的物理实体。 计算机软件——计算机运行所需的
程序及相关资料。 硬件和软件在计算机系统中相互依
存，缺一不可，因此同样重要。