单片机的系统扩展
合集下载
第4章MCS-51单片机系统功能扩展
74LS373结构示意图
74LS373的引脚
引脚说明如下: D7～D0: 8位数据输入端。 Q7～Q0: 8位数据输出端。 G:数据输入锁存控制端：当G为“1” 时，锁存器 输出端与输入端数据相同；当G由“1” 变“0” 时，数据输入锁存器中。 OE#: 输出允许端。
P0口与地址锁存器74LS373的连接
4.1 系统扩展概述
4.1.1 最小应用系统
图4.1 MCS–51单片机最小化系统 (a) 8051/8751最小系统结构图；(b) 8031最小系统结构图
4.1.2 单片机系统扩展的内容与方法
1．单片机的三总线结构
图4.2 MCS–51单片机的三总线结构形式
(1)以P0口作为低8位地址/数据总线。 (2)以P2口的口线作高位地址线。 (3)控制信号线。 *使用ALE信号作为低8位地址的锁存控制信号。 *以PSEN#信号作为扩展程序存储器的读选通信号。 *以EA#信号作为内外程序存储器的选择控制信号。 *由RD#和WR#信号作为扩展数据存储器和I/O口的 读选通、写选通信号。 尽管MCS-51有4个并行I/O口，共32条口线，但由于系 统扩展需要，真正作为数据I/O使用的，就剩下P1 口和P3口的部分口线。
锁存器8282 功能及内部结构与74LS373完全一样，只是其引脚的排 列与74LS373不同 ，8282的引脚如下图。
4.2.2 74LS244和74LS245芯片
在单片机应用系统中, 扩展的三总线上挂接
很多负载, 如存储器、并行接口、A/D接口、显
示接口等, 但总线接口的负载能力有限, 因此常
3) 采用地址译码器的多片程序存储器的扩展
例3 要求用2764芯片扩展8031的片外程序存储器，分配的 地址范围为0000H~3FFFH。
《单片机原理与应用及上机指导》第7章：80C51单片机系统扩展
表7.4 常用SRAM芯片的主要性能
表7.6 80C51与6264的线路连接
7.2 并行I/O扩展
MCS-51系列单片机共有4个并行I/O口，分别是P0、P1、 P2和P3。其中P0口一般作地址线的低8位和数据线使用； P2口作地址线的高8位使用；P3口是一个双功能口，其第 二功能是一些很重要的控制信号，所以P3一般使用其第二 功能。这样供用户使用的I/O口就只剩下P1口了。另外，这 些I/O口没有状态寄存和命令寄存的功能，所以难以满足复 杂的I/O操作要求。因此，在大部分MCS-5l单片机应用系 统的设计中都不可避免地要进行I/O口的扩展。 7.2.1 并行I/O扩展原理 7.2.2 常用的并行I/O扩展芯片
线选法
若系统只扩展少量的RAM和I/O口芯片，可采用线选法。 线选法是把单片机高位地址分别与要扩展芯片的片选端相连，控制选 择各条线的电路以达到选片目的，其优点是接线简单，适用于扩展芯 片较少的场合，缺点是芯片的地址不连续，地址空间的利用率低。
图7.7 片外RAM的读时序
图7.8 片外RAM的写时序
4．数据存储器芯片及扩展电路
(1) 数据存储器 数据存储器扩展常使用随机存储器芯片，用得较多的是 Intel公司的6116(容量为2KB)和6264(容量为8KB)， 其性能 如表7.4所示。 (2) 数据存储器扩展电路 80C51与6264的连接 如表7.6所示。
全地址译码法
利用译码器对系统地址总线中未被外扩芯片用到的高位地址线进行译 码，以译码器的输出作为外围芯片的片选信号。常用的译码器有 74LS139、74LS138、74LS154等。优点是存储器的每个存储单元只 有唯一的一个系统空间地址，不存在地址重叠现象；对存储空间的使 用是连续的，能有效地利用系统的存储空间。缺点是所需地址译码电 路较多，全地址译码法是单片机应用系统设计中经常采用的方法 。
四 MCS-51单片机存储器系统扩展
RD、WR为数据存储器和 I/O口的读、写控制信号。执 行MOVX指令时变为有效。
74LS373引脚
1、控制位OE： OE=0时，输出导通 2、控制位G： 接ALE 3、Vcc=+5V 4、GND接地
1 74LS373为8D锁存器，其主要特点在于：
控制端G为高电平时，输出Q0～Q7复现输入D0～ D7的状态；G为下跳沿时D0～D7的状态被锁存在Q0 ～Q7上。
MOV DPTR, #0BFFFH ;指向74LS373口地址
MOVX A, @DPTR ;读入
MOV @R0， A
;送数据缓冲区
INC R0
;修改R0指针
RETI
;返回
用74LS273和74LS244扩展输入输出接口
地址允许信号ALE与外部地址锁存信号G相连；
单片机端的EA与单片机的型号有关;
存储器端的CE与地址信号线有关。
P... 2.7 P2.0
ALE 8031
P... 0.7 P0.0
EA
PSEN
外部地址
G
锁存器
I...7
O... 7
I0 O0
A... 15
CE
A8
外部程序
存储器
A... 7 A0
D7. . . D0 OE
6264的扩展电路图
图中CS（CE2）和CE引脚均为6264的片选信号，由于该扩展电路 中只有一片6264，故可以使它们常有效，即CS（CE2）接+5V ，CE接地。6264的一组地址为0000H～1FFFH。
存储器地址编码
SRAM6264：“64”—— 8K×8b = 8KB 6264有13根地址线。 地址空间： A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 最低地址： 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H 最高地址： 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH MCS-51单片机寻址范围：64KB 26×210 = 216即16位地址线 地址空间： A15A14A13A12A11A10A9A8A7······A0 单片机
74LS373引脚
1、控制位OE： OE=0时，输出导通 2、控制位G： 接ALE 3、Vcc=+5V 4、GND接地
1 74LS373为8D锁存器，其主要特点在于：
控制端G为高电平时，输出Q0～Q7复现输入D0～ D7的状态；G为下跳沿时D0～D7的状态被锁存在Q0 ～Q7上。
MOV DPTR, #0BFFFH ;指向74LS373口地址
MOVX A, @DPTR ;读入
MOV @R0， A
;送数据缓冲区
INC R0
;修改R0指针
RETI
;返回
用74LS273和74LS244扩展输入输出接口
地址允许信号ALE与外部地址锁存信号G相连；
单片机端的EA与单片机的型号有关;
存储器端的CE与地址信号线有关。
P... 2.7 P2.0
ALE 8031
P... 0.7 P0.0
EA
PSEN
外部地址
G
锁存器
I...7
O... 7
I0 O0
A... 15
CE
A8
外部程序
存储器
A... 7 A0
D7. . . D0 OE
6264的扩展电路图
图中CS（CE2）和CE引脚均为6264的片选信号，由于该扩展电路 中只有一片6264，故可以使它们常有效，即CS（CE2）接+5V ，CE接地。6264的一组地址为0000H～1FFFH。
存储器地址编码
SRAM6264：“64”—— 8K×8b = 8KB 6264有13根地址线。 地址空间： A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 最低地址： 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H 最高地址： 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH MCS-51单片机寻址范围：64KB 26×210 = 216即16位地址线 地址空间： A15A14A13A12A11A10A9A8A7······A0 单片机
第6章 MCS-51单片机系统扩展技术
6.3 数据存储器扩展
6.3.1 静态RAM扩展电路
6.3.2 动态RAM扩展电路
返回本章首页
6.3.1 静态RAM扩展电路
常用的静态RAM芯片有6116，6264，62256等，其 管脚配置如图6-13所示。
1．6264静态RAM扩展 额定功耗200mW，典型存取时间200ns，28脚双列直插 式封装。表6-1给出了6264的操作方式，图6-14为6264静 态RAM扩展电路。
图 6 9
A EEPROM
28 17
扩 展 电 路
写入数据
不是指令
查询 中断 延时
2．2864A EEPROM 扩展
2864A有四种工作方式： （1）维持方式 （2）写入方式 （3）读出方式 （4）数据查询方式
图 6 12
28 64
返回本节
A EEPROM
扩 展 电 路
串行E2PROM简介 串行E2PROM占用引线少、接线简单，适用于作为数据存储 器且保存信息量不大的场合。 以AT93C46／56／57／66为例，它是三线串行接口E2PROM， 能提供128×8、256×8、512×8或64×16、128×16、256×16 位，具有高可靠性、能重复擦写100，000次、保存数据100年 不丢失的特点，采用8脚封装。
第6章 MCS-51单片机系统扩展技术
6.1 MCS-51单片机系统扩展的基本概念
6.2 程序存储器扩展技术
6.3 数据存储器扩展 6.4 输入/输出口扩展技术
T0 T1
时钟电路
ROM
RAM
定时计数器
CPU
并行接口 串行接口 中断系统
P0 P1 P2 P3
TXD RXD
INT0 INT1
单片机中的IO口扩展技术原理及应用案例
单片机中的IO口扩展技术原理及应用案例一、引言单片机是现代电子技术中常用的核心控制器件之一，其功能强大、使用广泛。
然而，单片机的IO口数量通常有限，难以满足复杂系统的扩展需求。
为了解决这一问题，IO口扩展技术应运而生。
本文将介绍单片机中的IO口扩展技术的原理及应用案例，旨在帮助读者更好地理解和应用该技术。
二、原理介绍单片机中的IO口是用于输入和输出数字信号的接口，通常包括输入输出引脚和控制电路。
然而，随着系统需求的增多，单片机的IO口数量往往无法满足实际应用的需求。
为了扩展IO口数量，可采用以下两种原理：1. 级联扩展级联扩展是通过将多个IO口连接在一起，共享控制信号来实现扩展。
其中，一个IO口作为主控制信号输出，控制其他IO口的输入输出。
通过这种方式，可以将多个IO口级联，实现IO口数量的扩展。
2. IO口扩展芯片IO口扩展芯片是一种专门设计的集成电路，用于扩展单片机的IO口数量。
通过与单片机进行通信，扩展芯片可以提供额外的IO口，大大增加了系统的可扩展性。
常用的IO口扩展芯片有74HC595、MCP23017等，它们具有多个IO口、控制电路和通信接口，可方便地与单片机进行连接。
三、应用案例为了更好地理解IO口扩展技术的应用，下面将介绍两个具体的案例。
1. LED灯控制系统假设我们需要控制大量LED灯，而单片机的IO口数量有限。
这时，我们可以使用74HC595芯片进行IO口扩展。
首先，将单片机与74HC595芯片进行连接，通过SPI或者I2C协议进行通信。
然后，通过写入数据到74HC595的寄存器，实现对每个IO口的控制。
通过级联多个74HC595芯片，可以将LED灯的数量扩展到数十甚至上百个。
应用案例中，我们可以设置不同的数据来控制不同的LED灯状态，实现灯光的闪烁、流水等效果。
通过IO口扩展技术，实现了对大量LED灯的控制，提升了系统的可扩展性和灵活性。
2. 外部设备接口扩展在一些工业自动化系统中，需要与多个外部设备进行通信，如传感器、执行器等。
第6章 80C51单片机的系统扩展
80C51单片机的系统扩展 第6章 80C51单片机的系统扩展
6.1.2 常用程序存储器芯片
1、Flash(闪速 、 闪速)ROM 闪速
FlashROM是一种新型的电擦除式存储器，它是在EPROM工艺的基础上 增添了芯片整体电擦除和可再编程功能。它即可作数据存储器用，又可作程序 存储器用，其主要性能特点为： （1）电可擦除、可改写、数据保持时间长。 （2）可重复擦写/编程大于1万次。 （3）有些芯片具有在系统可编程ISP功能。 （4）读出时间为ns级，写入和擦除时间为ms级。 （5）低功耗、单一电源供电、价格低、可靠性高，性能比EEPROM优越。 FlashROM型号很多，常用的有29系列和28F系列。29系列有29C256 （32K×8）、29C512（64K×8）、29C010（128K×8）、29C020 （256K×8）、29040（512K×8）等，28F系列有28F512（64K×8）、 28F010（128K×8）、28F020（256K×8）、28F040（512K×8）等。
80C51单片机的系统扩展 第6章 80C51单片机的系统扩展
6.2.1 常用数据存储器芯片
静态存储器（SRAM）具有存取速度快、使用方便和价 格低等优点。但它的缺点是，一旦掉电，内部所有数据信 息都会丢失。常用的SRAM有6116（2KB×8）、6264 （8KB×8）、62128（16KB×8）、62256（32KB×8） 等芯片。常用SRAM芯片管脚和封装如图6-8所示，引脚功 能如下。 ① A0～A15：地址输入线。 ② D0～D7：双向三态数据总线，有时也用I/O0～I/O7表示。 ③CE：片选线，低电平有效。6264的26脚（CS）必须接高 电平，并且CE为低电平时才选中该芯片。 ④OE：读选通线，低电平有效。 ⑤WE：写选通线，低电平有效。 ⑥ VCC：电源线，接+5V电源。 ⑦ NC：空。 ⑧ GND：接地。
第6章 89c51系列单片机的扩展
74LS373,直接从P0口送到数据总线上。
2. 最小系统工作时序
如下图所示：
一个机器周期 S1 ALE
一个机器周期
S2 S3
S4
S5
S6
S1
S2 S3
S4
S5
S6
PSEN
P2 PCH输出
PCH输出
PCH输出
PCH输出
PCH输出
PCH输出
输入
PCL
输出
指令 输入
PCL
输出
指令 输入
PCL
输出
指令 输入
PCL
输出
PCL输出有效
PCL输出有效
PCL输出有效
PCL输出有效
最小系统的工作时序
PCL 输出 有效
P2口送PCH 信息，P0口送PCL 信息和输 入指令。在每一个Tcy中，ALE两次有效， PSEN两次有效。ALE第一次发生在S1P2和 S2P1期间,在S2状态周期内,ALE下降沿将P0 口低8位地址信息PCL锁入74LS373。在S4状 态周内，PSEN上升沿将指令读入CPU。
VppVccCE GND
A7 A8 23 22 A10 19
I/O
74LS373 8Q 8D
GND G OE
A0
2716
28 39 O0 . . O7 OE 20
32
P0口具有分时传送低8位地址和8位数据 信息的复用功能。通过ALE信号与地址锁存
器配合使用，从而使得地址信息和数据信息
区分开。
工作原理如下：
2. 具体应用
使用单片E2PROM扩展外部程序存储器
一 片 2864E2PROM 和 地 址 锁 存 器
74LS373构成MCS-51系列单片机中8031
单片机第八章 AT89系列单片机系统的扩展z1
#2存储器端口地址：A=1（P2.6=1），B=0（P2.7=0） ，C=0：选中#2存储器，所以#2存储器的端口地址为： 4000H～7FFFH。
8.2.3 数据存储器的扩展
1．数据存储器概述 数据存储器即随机存取存储器，用于存放可随时修改的
数据信息。它与ROM不同，对RAM可以进行读、写两种操作 。RAM为易失性存储器， 断电后所存信息立即消失。
2
2．片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时，必须 在片外扩展程序存储器。 由于一般用做程序存储器的 E2PROM芯片不能锁存地址，故扩展时还应加一个地址 锁存器，构成一个三片最小系统，如图8-1b所示。该 图中74LS373为地址锁存器，用于锁存低8位地址。
3
8.1.2 系统扩展的内容与方法
IN改数据指针
DJNZ R7, AGAIN ; 判断数据是否传送完成
RET
END
26
【C51程序】：
#include <AT89X51.h>
#include <absacc.h>
#define uchar unsigned char
#define uint unsigned int
11
图8-5 74LS138管脚图
图8-6 74LS138的译码关系
12
8.2存储器的扩展
8.2.1 存储器扩展概述 AT89S系列单片机具有64 KB的程序存储器空间， 其中 AT89S51单片机含有4 KB 的片内程序存储器。当单片机程 序超过4 KB时，就需要进行程序存储器的扩展。
AT89S系列单片机的数据存储器与程序存储器的地址空 间是互相独立的，其片外数据存储器的空间可达64 KB， 而片内的数据存储器空间只有128 B。如果片内的数据存 储器不够用时，则需进行数据存储器的扩展。
8.2.3 数据存储器的扩展
1．数据存储器概述 数据存储器即随机存取存储器，用于存放可随时修改的
数据信息。它与ROM不同，对RAM可以进行读、写两种操作 。RAM为易失性存储器， 断电后所存信息立即消失。
2
2．片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时，必须 在片外扩展程序存储器。 由于一般用做程序存储器的 E2PROM芯片不能锁存地址，故扩展时还应加一个地址 锁存器，构成一个三片最小系统，如图8-1b所示。该 图中74LS373为地址锁存器，用于锁存低8位地址。
3
8.1.2 系统扩展的内容与方法
IN改数据指针
DJNZ R7, AGAIN ; 判断数据是否传送完成
RET
END
26
【C51程序】：
#include <AT89X51.h>
#include <absacc.h>
#define uchar unsigned char
#define uint unsigned int
11
图8-5 74LS138管脚图
图8-6 74LS138的译码关系
12
8.2存储器的扩展
8.2.1 存储器扩展概述 AT89S系列单片机具有64 KB的程序存储器空间， 其中 AT89S51单片机含有4 KB 的片内程序存储器。当单片机程 序超过4 KB时，就需要进行程序存储器的扩展。
AT89S系列单片机的数据存储器与程序存储器的地址空 间是互相独立的，其片外数据存储器的空间可达64 KB， 而片内的数据存储器空间只有128 B。如果片内的数据存 储器不够用时，则需进行数据存储器的扩展。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图4-4所示。
时钟 ALE
PSEN P2 P0
S1 P1 P2
S2 P1 P2
S3 P1 P2
S4 P1 P2
S5 P1 P2
S6 P1 P2
S1 P1 P2
A15-A8
A7-A0
指令
A7-A0
A15-A8 常数
4.1.2 51系列单片机扩展总线的逻辑关系和时序分析
2.访问外部数据存储器或数据端口模式(读XRAM) 51系列单片机在访问外部数据存储器时，其控制总线由
2.访问外部数据存储器或数据端口模式(写XRAM) 51系列单片机在访问外部数据存储器时，其控制总线由
ALE、 P S E N 、W R 、R D 组成。当执行MOVX @Ri，A指令或 MOVX @DPTR，A指令时，进行写外部数据RAM的操作。
第一机器周期
第二机器周期
S1
S2
S3
S4
S5
S6
S1
PSEN
EA
RD
WR
信号的含义
数据总线低8位 数据总线高8位 数据总线，8位宽度 控制信号，地址锁存使能 控制信号，程序存储器使能，低电平有效 控制信号，外部访问使能信号，低电平有效 控制信号，读信号，低电平有效 控制信号，写信号，低电平有效
与单片机引脚号信 号定义的对应关系
P0口锁存输出
P2口
P0口
51系列单片机的扩展总线信号包括：16位地址总线信号A0~A15； 8位数据总线信号为D0~D7；
控制总线信号由ALE、P S E N 、R D 、E A 、W R 组成。扩展总线信号 名、信号的含义及与单片机引脚信号定义的对应关系见下表。
扩展总线信 号名 A0~A7 A8~A15 D0~D7 ALE
还是数据信号由ALE来指明，如图4-2所示。
4.1.1 51系列单片机的扩展总线的结构和组成
在实际使用时往往需要把地址和数据信号分离开来，一般 采用外接一个8位锁存器的方法来实现。图4-3为采用8位锁存器
74LS373实现地址和数据分离的电路原理图 。
4.1.151系列单片机的扩展总线的结构和组成
个89C52的最小系统。
8
XTAL1 P0 P1
8
P2 8
+5V
XTAL2 P3 8
RESET
+5V
EA
4.1.1 51系列单片机的扩展总线的结构和组成
51系列单片机为了减少引脚数量，扩展总线中的 数据线和地址线（低8位）采用了分时复用技术，即P0口 分时传送地址总线信号的低8位（A0~A7）和数据总线信 号（D0~D7），P0口在某一时刻传送的是低8位地址信号
若页面的大小为8KB，要把64KB的存储空间分成8个页面，则所有高位 地址A13~A15都必须参与译码，产生8个独立的页面选择信号，形成一个连
续的地址段。一般采用3—8译码器来实现，如图4-7所示。
A13 A14 A15
+5V
A
Y0
B 74LS138
Y1 Y2
C
Y3
1G
Y4
2G
Y5
000 001 010 011
4.2 51存储器的扩展 4.2.1 存储器基础知识 4.2.2 程序存储器的扩展 4.2.3 数据存储器的扩展
4.3 51并行I／O接口的扩展 4.3.1 简单I/O扩展 4.3.2 采用专用芯片扩展I/O接口
4.1 51单片机扩展总线基础
单片机中一般集成了CPU、I/O口、定时器、中断系统、 存储器等计算机的基本部件，外加电源、复位和时钟等简单 的辅助电路即构成一个能够正常工作的最小系统，下图是一
S2
S3
P2 P0
A7-A0
A15-A8 指令
A7-A0
A15-A8 数据输出
A15-A8 A7-A0
4.1.3总线扩展的地址译码方法
所谓地址空间分配是把64KB的寻址空间通过地址译码的方法分成若干 个大小相同的页面，其中低位地址线用来选择页内单元，高位地址线则用 于页面的选择，不同的外部设备占用不同的页面。
ALE、P S E N 、 W R 、R D 组成。M O V X A ， @ D P T R ； A X
第一机器周期
第二机器周期
S1
S2
S3
S4
S5
S6
S1
S2
S3
S4
S5
S6
ALE PSEN
RD
P2 P0
A7-A0
A15-A8 指令
A7-A0
A15-A8 数据输入
A15-A8 A7-A0
4.1.2 51系列单片机扩展总线的逻辑关系和时序分析
地址译码要解决的问题就是：如何产生页面选择信号使外部设备占用 一个存储空间页面（页面译码），并使外部设备内的每一个存储单元或数 据端口与页内的存储单元对应起来（页内译码）。
地址译码的方法一般采用全地址译码、部分地址译码和线选法。
4.1.3总线扩展的地址译码方法
1.全地址译码
所谓全译码是指所有的地址线都参与译码，所得到的地址空间是连续 的，每一个数据单元与地址是一一对应的。全译码电路的结构一般比较复 杂。
第4章 单片机的系统扩展
学习目标
掌握51单片机扩展总线的结构及组成 掌握并行总线的逻辑与时序 掌握并行总线扩展的地址译码方法 掌握51单片机扩展存储器的方法 掌握51单片机扩展I/O接口的方法
主要内容
第4章单片机的系统扩展
4.1 51系列单片机扩展总线基础 4.1.1 51系列单片机的扩展总线的结构和组成 4.1.2 51系列单片机扩展总线的逻辑关系和时序分析 4.1.3 总线扩展的地址译码方法 4.1.4 扩展总线设计接口电路时应该考虑的问题
A0
Y0
A1
74LS139
Y1 Y2
Y3
00 01 10 11
ALE
PSEN EA
RD
/VPP /P3.7
WR
/P3.7
4.1.2 51系列单片机扩展总线的逻辑关系和时序分析
1.访问外部程序存储器模式
51系列单片机在访问外部程序存储器时,控制总线仅由ALE、P S E N 和 E A 组成。当或单片机要访问的程序存储器超出片内程序存储器 的范围时，“MOVC A, @A+DPTR” 是单片机访问外部程序存储器时 执行的一条指令。指令执行过程中控制信号的逻辑关系和时序图如
100 101 110
第0页 第1页
第2页 第3页 第4页
第5页
G
Y6 111 第 6 页
Y7
第7页
4.1.3总线扩展的地址译码方法
2.部分地址译码
所谓部分译码是指只有一部分地址参与译码，所得到的地址空间是非 连续的地址段，没有覆盖整个可寻址空间，一个数据单元可能与几个地址对 应。
A13 A14 A15(不接)
时钟 ALE
PSEN P2 P0
S1 P1 P2
S2 P1 P2
S3 P1 P2
S4 P1 P2
S5 P1 P2
S6 P1 P2
S1 P1 P2
A15-A8
A7-A0
指令
A7-A0
A15-A8 常数
4.1.2 51系列单片机扩展总线的逻辑关系和时序分析
2.访问外部数据存储器或数据端口模式(读XRAM) 51系列单片机在访问外部数据存储器时，其控制总线由
2.访问外部数据存储器或数据端口模式(写XRAM) 51系列单片机在访问外部数据存储器时，其控制总线由
ALE、 P S E N 、W R 、R D 组成。当执行MOVX @Ri，A指令或 MOVX @DPTR，A指令时，进行写外部数据RAM的操作。
第一机器周期
第二机器周期
S1
S2
S3
S4
S5
S6
S1
PSEN
EA
RD
WR
信号的含义
数据总线低8位 数据总线高8位 数据总线，8位宽度 控制信号，地址锁存使能 控制信号，程序存储器使能，低电平有效 控制信号，外部访问使能信号，低电平有效 控制信号，读信号，低电平有效 控制信号，写信号，低电平有效
与单片机引脚号信 号定义的对应关系
P0口锁存输出
P2口
P0口
51系列单片机的扩展总线信号包括：16位地址总线信号A0~A15； 8位数据总线信号为D0~D7；
控制总线信号由ALE、P S E N 、R D 、E A 、W R 组成。扩展总线信号 名、信号的含义及与单片机引脚信号定义的对应关系见下表。
扩展总线信 号名 A0~A7 A8~A15 D0~D7 ALE
还是数据信号由ALE来指明，如图4-2所示。
4.1.1 51系列单片机的扩展总线的结构和组成
在实际使用时往往需要把地址和数据信号分离开来，一般 采用外接一个8位锁存器的方法来实现。图4-3为采用8位锁存器
74LS373实现地址和数据分离的电路原理图 。
4.1.151系列单片机的扩展总线的结构和组成
个89C52的最小系统。
8
XTAL1 P0 P1
8
P2 8
+5V
XTAL2 P3 8
RESET
+5V
EA
4.1.1 51系列单片机的扩展总线的结构和组成
51系列单片机为了减少引脚数量，扩展总线中的 数据线和地址线（低8位）采用了分时复用技术，即P0口 分时传送地址总线信号的低8位（A0~A7）和数据总线信 号（D0~D7），P0口在某一时刻传送的是低8位地址信号
若页面的大小为8KB，要把64KB的存储空间分成8个页面，则所有高位 地址A13~A15都必须参与译码，产生8个独立的页面选择信号，形成一个连
续的地址段。一般采用3—8译码器来实现，如图4-7所示。
A13 A14 A15
+5V
A
Y0
B 74LS138
Y1 Y2
C
Y3
1G
Y4
2G
Y5
000 001 010 011
4.2 51存储器的扩展 4.2.1 存储器基础知识 4.2.2 程序存储器的扩展 4.2.3 数据存储器的扩展
4.3 51并行I／O接口的扩展 4.3.1 简单I/O扩展 4.3.2 采用专用芯片扩展I/O接口
4.1 51单片机扩展总线基础
单片机中一般集成了CPU、I/O口、定时器、中断系统、 存储器等计算机的基本部件，外加电源、复位和时钟等简单 的辅助电路即构成一个能够正常工作的最小系统，下图是一
S2
S3
P2 P0
A7-A0
A15-A8 指令
A7-A0
A15-A8 数据输出
A15-A8 A7-A0
4.1.3总线扩展的地址译码方法
所谓地址空间分配是把64KB的寻址空间通过地址译码的方法分成若干 个大小相同的页面，其中低位地址线用来选择页内单元，高位地址线则用 于页面的选择，不同的外部设备占用不同的页面。
ALE、P S E N 、 W R 、R D 组成。M O V X A ， @ D P T R ； A X
第一机器周期
第二机器周期
S1
S2
S3
S4
S5
S6
S1
S2
S3
S4
S5
S6
ALE PSEN
RD
P2 P0
A7-A0
A15-A8 指令
A7-A0
A15-A8 数据输入
A15-A8 A7-A0
4.1.2 51系列单片机扩展总线的逻辑关系和时序分析
地址译码要解决的问题就是：如何产生页面选择信号使外部设备占用 一个存储空间页面（页面译码），并使外部设备内的每一个存储单元或数 据端口与页内的存储单元对应起来（页内译码）。
地址译码的方法一般采用全地址译码、部分地址译码和线选法。
4.1.3总线扩展的地址译码方法
1.全地址译码
所谓全译码是指所有的地址线都参与译码，所得到的地址空间是连续 的，每一个数据单元与地址是一一对应的。全译码电路的结构一般比较复 杂。
第4章 单片机的系统扩展
学习目标
掌握51单片机扩展总线的结构及组成 掌握并行总线的逻辑与时序 掌握并行总线扩展的地址译码方法 掌握51单片机扩展存储器的方法 掌握51单片机扩展I/O接口的方法
主要内容
第4章单片机的系统扩展
4.1 51系列单片机扩展总线基础 4.1.1 51系列单片机的扩展总线的结构和组成 4.1.2 51系列单片机扩展总线的逻辑关系和时序分析 4.1.3 总线扩展的地址译码方法 4.1.4 扩展总线设计接口电路时应该考虑的问题
A0
Y0
A1
74LS139
Y1 Y2
Y3
00 01 10 11
ALE
PSEN EA
RD
/VPP /P3.7
WR
/P3.7
4.1.2 51系列单片机扩展总线的逻辑关系和时序分析
1.访问外部程序存储器模式
51系列单片机在访问外部程序存储器时,控制总线仅由ALE、P S E N 和 E A 组成。当或单片机要访问的程序存储器超出片内程序存储器 的范围时，“MOVC A, @A+DPTR” 是单片机访问外部程序存储器时 执行的一条指令。指令执行过程中控制信号的逻辑关系和时序图如
100 101 110
第0页 第1页
第2页 第3页 第4页
第5页
G
Y6 111 第 6 页
Y7
第7页
4.1.3总线扩展的地址译码方法
2.部分地址译码
所谓部分译码是指只有一部分地址参与译码，所得到的地址空间是非 连续的地址段，没有覆盖整个可寻址空间，一个数据单元可能与几个地址对 应。
A13 A14 A15(不接)