数字电子技术第四章_组合逻辑电路讲解
合集下载
数字电子技术第四章(阎石第六版)
' RBI • 灭零输入 ：置0时可将整数位或小数位多余 的零熄灭。
• 灭灯输入/灭零输出 BI ' RBO' ：双功能输入输出端。 • BI ' 0 ，无论输入状态是什么，数码管熄灭。 ' RBO 0 ，表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例：利用 和 RBO 的配合，实现多位显示系 统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时，七段数码管同时亮，检查各段能否正 常发光，平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码：将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点：任何时刻 只允许输入一个 编码信号。 • 例：3位二进制 普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
• 灭灯输入/灭零输出 BI ' RBO' ：双功能输入输出端。 • BI ' 0 ，无论输入状态是什么，数码管熄灭。 ' RBO 0 ，表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例：利用 和 RBO 的配合，实现多位显示系 统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时，七段数码管同时亮，检查各段能否正 常发光，平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码：将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点：任何时刻 只允许输入一个 编码信号。 • 例：3位二进制 普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
数字电子技术基础(第四版)-第4章-组合逻辑电路解析
1
Y (Y1Y2Y3) ' (( AB) '(BC) '( AC) ') '
2
Y AB BC AC
9
最简与或 表达式
3
真值表
4
电路的逻 辑功能
Y AB BC AC
3
ABC 000 001 010 011 100 101 110 111
Y
当输入A、B、
0
C中有2个或3
第四章 组合逻辑电路
学习要点
了解组合逻辑电路的特点和工作原理。 掌握组合逻辑电路的分析、设计方法。 了解组合逻辑电路中的竞争冒险现象。
1
4.1 概 述
2
数字电路
组合逻辑电路：t时刻输出仅与t时刻 输入有关，与t以前的 状态无关。
时序逻辑电路：t时刻输出不仅与t时刻 输入有关，还与电路过 去的状态有关。
编码器：把指令或状态等转换为与其对应 的二进制信息代码的电路。
普通编码器 优先编码器
22
23
一、二进制编码器
设：编码器有M个输入，在这M个输入中， 只有一个输入为有效电平，其余M-1个输入 均为无效电平。有N个输出。则二者之间满 足M≤2N的关系。
二进制编码器——将一般信号编为二进制代 码的电路。
Y F( A)
5
组合电路的特点： 1. 输出仅由输入决定，与电路之前状态无关； 2. 电路结构中无反馈环路（无记忆）； 3. 能用基本门构成，即任何组合逻辑电路都能
用三种基本门实现。
6
4.2 组合逻辑电路的 分析和设计
7
4.2.1 组合逻辑电路的分析
8
逻辑图 例1：
1
逻辑表 达式
数字电子技术基础阎石主编第五版第四章
(DBA)
(DCB)
(DC) (DCA)
(DCB) (DB)
(DC)
((DB )(D A)C )
(D (B )(D C ))
.
7
(D ( C A )(D C B )(D C ))B
解：
Y 2 (D ()B (D )A ) C D B DA C
Y 1 ( D C ( A ) ( D C B ) ( D C ) ) D C B A D C B D C
0 11111110
1 1 1 10
输入：逻辑0(低电平）有效 . 输出：逻辑0(低电平）有效 25
例4.3.1：试用两片74LS148组成16线－4线优先编码器。
优先权 最高
A15 ～ A8 均无信号时，才允许. 对 A7 ～ A0 输入信号编码。 26
1 1 1 10 1 0 1 1
0 10 0
Y 0 (D ( B ) ( D C ) ) D B D C
.
8
由真值表知：该电路可用来判别输入的4位二进
制数数值的范围。
.
9
AB (AB)CI (AB)CI
AB
SA B CI
C O (A B)C IAB
.
10
SA B CI C O (A B)C IAB
这是一个全 加器电路
.
11
§4.2.2 组合逻辑电路的设计方法
a
发 光
fg
b
二 极 管
e
c
d
Ya-Yg: 控制信号
高电平时,对应的LED亮
低电平时,对应的LED灭
.
46
abcde f g 111111 0 0110000 1101101
数字电子技术第四章 组合逻辑电路
10
& & &
F
F AB AC AB AC
____
___
0 1
C
第三步：逻辑电路
(a)
(b)
例 5 设计一个组合电路，将 8421BCD码变换为余 3 代码。
解 这是一个码制变换问题，由于均是BCD码，故输入输出均为四个端点。
A B C D 码制 变换 电路 W X Y Z
第一步：列出真值表。
A B
& &
P
N
&
C
F
&
Q
000 001 010 011 100 101 110 111
解
第一步：写出逻辑表达式。 前级→后级 (或后级→前级 )
P AB N BC Q AC F PNQ AB BC AC AB BC AC
第二步： 列出真值表。
第三步： 逻辑功能描述——三输入变量多数表决器。
F C4 S3 S2 S3S1 C 4 S9 S1 S9 S1
S3S1
__
二进制数与8421码对应表
1 C4
A3 A 2 A1 A 0
B3 B 2 B1 B 0
四位全加器 S3 S2 S1 S0
C0
&
& &
A3 A 2 A1 A 0 B2 B1 四位全加器 F S 3′ S 2′ S 1′ S 0′
__
__
__
C i 1 Ai B i B i C i 1 Ai C i 1Ci＋1 NhomakorabeaSi
≥1
&
Ai Bi
1
1
数字电子技术第4章组合逻辑电路的组成及其分析
抬头转头缓慢而费力。
第4
Dn An Bn C n AnBnCn AnBn C n An BnCn Cn1 Bn C n An C n An Bn
当用异或门实现电路时，相应的逻辑函数表达式为
Dn An Bn Cn Cn1 An BnCn AnBnCn BnCn
An(Bn Cn) BnCn An(Bn Cn) BnCn
(3)设计数字系统比较容易，生产、排除故障和维修也较简 便，且成本低廉，应用方便。
2021/6/4
35
第4
4.5 组合逻辑电路中的竞争冒险
4.5.1 产生竞争冒险的原因 在图4－11（a）所示组合电路中，当忽略门电路M1的延迟时间对电
路产生的影响时，由于加在M2的输入信号为互补信号，因此，F始终为 “0”电平。任何一个门电路对信号传输都有一定的延迟时间，在信号从 输入到输出的过程中，由于不同途径上的门的级数不同，或者每个门平 均传输延迟时间的差异，可能会产生逻辑错误。例如图4－11中由于M1 的延迟，A和A两个信号到达M2输入端的时间不同，A的下降沿滞后A的 上升沿一定时间，在很短的时间内，M2输出为高电平（干扰脉冲），如 图4－11（b）所示。按照逻辑要求，这个干扰脉冲是不应该出现的。由 于干扰脉冲很可能使负载电路发生错误动作，因此将这种现象称为竞争 冒险。到达M2的两个输入信号有先有后的现象称为竞争，由此产生的干 扰脉冲的现象称为冒险。
Z1=f1（X1,X2,…,Xn Z2=f2（X1,X2,…,Xn
…
2021/6/4
Zm=fm（X1,X2,…,Xn）
2
第4
图4－1 组合逻辑电路的框图
2021/6/4
3
第4 从以上概念可以知道组合逻辑电路的特点就是：即刻输
第4
Dn An Bn C n AnBnCn AnBn C n An BnCn Cn1 Bn C n An C n An Bn
当用异或门实现电路时，相应的逻辑函数表达式为
Dn An Bn Cn Cn1 An BnCn AnBnCn BnCn
An(Bn Cn) BnCn An(Bn Cn) BnCn
(3)设计数字系统比较容易，生产、排除故障和维修也较简 便，且成本低廉，应用方便。
2021/6/4
35
第4
4.5 组合逻辑电路中的竞争冒险
4.5.1 产生竞争冒险的原因 在图4－11（a）所示组合电路中，当忽略门电路M1的延迟时间对电
路产生的影响时，由于加在M2的输入信号为互补信号，因此，F始终为 “0”电平。任何一个门电路对信号传输都有一定的延迟时间，在信号从 输入到输出的过程中，由于不同途径上的门的级数不同，或者每个门平 均传输延迟时间的差异，可能会产生逻辑错误。例如图4－11中由于M1 的延迟，A和A两个信号到达M2输入端的时间不同，A的下降沿滞后A的 上升沿一定时间，在很短的时间内，M2输出为高电平（干扰脉冲），如 图4－11（b）所示。按照逻辑要求，这个干扰脉冲是不应该出现的。由 于干扰脉冲很可能使负载电路发生错误动作，因此将这种现象称为竞争 冒险。到达M2的两个输入信号有先有后的现象称为竞争，由此产生的干 扰脉冲的现象称为冒险。
Z1=f1（X1,X2,…,Xn Z2=f2（X1,X2,…,Xn
…
2021/6/4
Zm=fm（X1,X2,…,Xn）
2
第4
图4－1 组合逻辑电路的框图
2021/6/4
3
第4 从以上概念可以知道组合逻辑电路的特点就是：即刻输
数字电路第四章组合逻辑电路
(3)逻辑表达式：
Y A B C A B C A B C ABC A B CB C A B CB C ABC R AB BC AC AB BC AC
（4）画出电路（见仿真）
2、下图所示是具有两个输入X、Y和三个输出Z1、Z2、 Z3的组合电路。写出当X>Y时Z1 ＝1；X=Y时 Z2 ＝1；当X<Y时Z3 ＝1，写出电路的真值表， 求出输出方程。 解：A、列真值表： B、写出函数表达式：
可在K图中直接圈1化简得最简与或式。再对最简与或式 两次求反进行变换。 A C A B C B C
n 1 n n n n n n
B n Cn A n Cn A n B n B n C n A n Cn A n B n
C、 画出逻辑电路：
4、设计一组合电路，当接收的4位二进制数能被4整除 时，使输出为1。 A 、列真值表：数N＝8A+4B+2C+D 注：0可被任何数整除 B、写逻辑函数式：画出F的K图
3、优先编码器
优先编码器常用于优先中断系统和键盘编码。与普 通编码器不同，优先编码器允许多个输入信号同时有效， 但它只按其中优先级别最高的有效输入信号编码，对级 别较低的输入信号不予理睬。
常用的MSI优先编码器有10线—4线(如74LS147)、
8线—3线(如74LS148)。
Cn 1 Cn 1 Bn Cn A n Cn A n Bn
2)、用异或门实现Dn：
An Bn C n An Bn C n An Bn C n
3)、用与非门实现 Cn+1：
Dn An Bn C n An Bn C n An BnC n An BnC n
数电课件第四章 组合逻辑电路讲解
将有特定含义的输入信号编成不同(bù tónɡ)代码输出的 组合逻辑电路，称为编码器。
在具体硬件电路上，编码就是对输入相应信号线出现的 “有效”信号时，对该线（信号）进行编码并输出。如：一条 信号线出现高电平时，表示一个特定的含义事件发生，时常需 要对此进行编码，以通知系统；而出现低电平时表示正常，无 特殊情况发生。这是对高电平编码，信号线出现高电平时，称 为高电平有效（信号有效），出现低电平成为信号无效。
精品资料
一种(yī zhǒnɡ)技巧性方法
X1AB,XC 2ABC Y2A BAC BC Y1X1X2Y2
Y2 BC
A
00 01 11 10
0
1
1
111
Y1 BC
A
00 01 11 10
0
1
1
11
1
精品资料
X1 BC
A
00 01 11 10
0
1
1
X2 BC
A
00 01 11 10
0
111
11111
第四章 组合(zǔhé)逻辑电路
4.1 概述(ɡài shù) 4.2 组合逻辑电路的分析与设计方法 4.3 常用的组合逻辑电路 4.4 MSI分析与设计 4.5 竟争与冒险 4.6 小结
精品资料
4.1概述(ɡài shù)
组合逻辑电路特点：输出只与当前的输入情况有关，与以前 (yǐqián)的输入输出无关。结构上从输出到输入没有反馈回路。 （无记忆）
111
11
0
11111111
111
10
0
0 × × × × × × ×
000
01
0
1 0 × × × × × ×
在具体硬件电路上，编码就是对输入相应信号线出现的 “有效”信号时，对该线（信号）进行编码并输出。如：一条 信号线出现高电平时，表示一个特定的含义事件发生，时常需 要对此进行编码，以通知系统；而出现低电平时表示正常，无 特殊情况发生。这是对高电平编码，信号线出现高电平时，称 为高电平有效（信号有效），出现低电平成为信号无效。
精品资料
一种(yī zhǒnɡ)技巧性方法
X1AB,XC 2ABC Y2A BAC BC Y1X1X2Y2
Y2 BC
A
00 01 11 10
0
1
1
111
Y1 BC
A
00 01 11 10
0
1
1
11
1
精品资料
X1 BC
A
00 01 11 10
0
1
1
X2 BC
A
00 01 11 10
0
111
11111
第四章 组合(zǔhé)逻辑电路
4.1 概述(ɡài shù) 4.2 组合逻辑电路的分析与设计方法 4.3 常用的组合逻辑电路 4.4 MSI分析与设计 4.5 竟争与冒险 4.6 小结
精品资料
4.1概述(ɡài shù)
组合逻辑电路特点：输出只与当前的输入情况有关，与以前 (yǐqián)的输入输出无关。结构上从输出到输入没有反馈回路。 （无记忆）
111
11
0
11111111
111
10
0
0 × × × × × × ×
000
01
0
1 0 × × × × × ×
《数字电子技术基础》复习指导(第四章)
第四章组合逻辑电路一、本章知识点(一)概念1.组合电路：电路在任一时刻输出仅取决于该时刻的输入，而与电路原来的状态无关。
电路结构特点：只有门电路，不含存储（记忆）单元。
2.编码器的逻辑功能：把输入的每一个高、低电平信号编成一个对应的二进制代码。
优先编码器：几个输入信号同时出现时，只对其中优先权最高的一个进行编码。
3.译码器的逻辑功能：输入二进制代码，输出高、低电平信号。
显示译码器：半导体数码管(LED数码管)、液晶显示器(LCD)4.数据选择器：从一组输入数据中选出某一个输出的电路，也称为多路开关。
5.加法器半加器：不考虑来自低位的进位的两个1位二进制数相加的电路。
全加器：带低位进位的两个 1 位二进制数相加的电路。
超前进位加法器与串行进位加法器相比虽然电路比较复杂，但其速度快。
6.数值比较器：比较两个数字大小的各种逻辑电路。
7.组合逻辑电路中的竞争一冒险现象竞争：门电路两个输入信号同时向相反跳变(一个从1变0，另一个从0变1)的现象。
竞争-冒险：由于竞争而在电路输出端可能产生尖峰脉冲的现象。
消除竞争一冒险现象的方法：接入滤波电容、引入选通脉冲、修改逻辑设计(二)组合逻辑电路的分析方法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输入到输出逐级写出。
2.由函数式列出真值表；3.根据真值表说明电路功能。
(三)组合逻辑电路的设计方法设计步骤：1.逻辑抽象：设计要求----文字描述的具有一定因果关系的事件。
逻辑要求---真值表(1) 设定变量--根据因果关系确定输入、输出变量；(2)状态赋值：定义逻辑状态的含意输入、输出变量的两种不同状态分别用0、1代表。
(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。
3.选定器件的类型可选用小规模门电路，中规模常用组合逻辑器件或可编程逻辑器件。
4.函数化简或变换式(1)用门电路进行设计：从真值表----卡诺图/公式法化简。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4. 功能说明：当输入四位代码中 1 的个数为奇数时输出
为 1，为偶数时输出为 0 — 检奇电路。
第四章 组合逻辑电路
4.2.1 组合电路的分析方法
真值表
电路的逻辑功能
ABC 000 001 010
电路的输出Y只与输入A、B
Y
有关，而与输入C无关。Y和A、
1
B的逻辑关系为：A、B中只要一 个为0，Y=1；A、B全为1时，
B1
B0
G3 B3
GG12
B3 B2
B2 B1
G0 B1 B0
第四章 组合逻辑电路
4.2.1 组合电路的分析方法
（1）由电路图得表达式
G3 B3
GG12
B3 B2
B2 B1
G0 B1 B0
（2）列出 真值表
（3） 分析功能
本电路是自然二 进制码至格雷码的转 换电路。
自然二进制码 格雷码
第四章 组合逻辑电路
二、组合电路逻辑功能表示方法 真值表，卡诺图，逻辑表达式，时间图(波形图)
三、组合电路分类
1. 按逻辑功能不同：
加法器
比较器
数据选择器和分配器
编码器 译码器 只读存储器
2. 按开关元件不同： CMOS TTL
3. 按集成度不同： SSI MSI LSI VLSI
第四章 组合逻辑电路
Y ABCD ABCD ABCD ABCD ABCD
ABCD ABCD ABCD
3. 列真值表
ABCD Y 0000 0 0001 1 0010 1 0011 0 0100 1 0101 0 0110 0 0111 1
ABCD Y 1000 1 1001 0 1010 0 1011 1 1100 0 1101 1 1110 1 1111 0
第四章 组合逻辑电路
第四章 组合逻辑电路
❖ 4.1 概 述 ❖ 4.2 组合逻辑电路的分析与设计 ❖ 4.3 常用组合逻辑电路 ❖ 4.4 组合逻辑电路的竞争与冒险
第四章 组合逻辑电路
第四章 组合逻辑电路
4.1 概 述
一、组合电路的特点
I0 I1
组合逻辑 电路
In-1
1. 逻辑功能特点
Y0 Y1 Ym-1
1
Y=0。所以Y和A、B的逻辑关系
1
为与非运算的关系。
011
1
100
1
用与非门实现
101
1
110
0
111
0
Y A B AB
A
&
Y
B
C
第四章 组合逻辑电路
4.2.1 组合电路的分析方法
例：试分析下图所示逻辑电路的功能。
G3
G2
G1
G0
=1
=1
=1
B3
B2
解：（1）由电路图得 表达式
（2）列出 真值表
Y (tn ) F [I (tn )]
= F0（I0、I1…, In - 1） = F1（I0、I1…, In - 1） = F1（I0、I1…, In - 1）
电路在任何时刻的输出状态只取决于该时刻的输入
状态，而与原来的状态无关。
2. 电路结构特点 (1) 输出、输入之间没有反馈延迟电路 (2) 不包含记忆性元件(触发器)，仅由门电路构成
统分析。
第四章 组合逻辑电路
二、分析举例 [例] 分析图中所示电路的逻辑功能
A B
&
C
[解] 表பைடு நூலகம்式
真值表
& ≥1 Y A B C Y A B C Y
000 1 100 0 001 0 101 0 010 0 110 0 011 0 111 1
Y ABC A ABC B ABC C ABC A B C
第四章 组合逻辑电路
4.2.1 组合电路的分析方法
自然二进制码至格雷码的转换
G3 B3 G2 B3 B2 G1 B2 B1 G0 B1 B0
推广到一般，将n位自然二进制码转换成n位格雷码： Gi = Bi⊕Bi+1 （i = 0、1、2、…、 n-1）
注意：利用此式时对码位序号大于（n-1）的位应按0 处理，如本例码位的最大序号i = 3，故B4应为0，才 能得到正确的结果。
B3B2B1B0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
G3 G2 G1 G0 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
第四章 组合逻辑电路
4.2.2 组合逻辑电路的设计
一、 设计步骤
逻辑抽象
列真值表
写表达式 化简或变换
画逻辑图
逻辑抽象：
1. 根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表
化简或变换：
根据所用元器件(分立元件 或 集成芯片)的情况将 函数式进行化简或变换。
ABC ABC
功能 判断输入信号极性是否相同的电路 — 符合电路
第四章 组合逻辑电路
[例] 分析图中所示电路的逻辑功能，输入信号A、B、
C、D是一组二进制代码。
W
X
Y
&
&
&
&
&
&
&
&
&
&
&
&
A
B
C
D
[解] 1. 逐级写输出函数的逻辑表达式
W A AB AB B Y X XD XD D
X W WC WC C
4. 2 组合逻辑电路的分析与设计
4. 2. 1 组合逻辑电路的分析 一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
分析目的：
(1) 确定输入变量不同取值时功能是否满足要求； (2) 变换电路的结构形式(如：与或 与非-与非)； (3) 得到输出函数的标准与或表达式，以便用 MSI、
LSI 实现； (4) 得到其功能的逻辑描述，以便用于包括该电路的系
第四章 组合逻辑电路
W &
X &
Y &
&
&
&
&
&
&
&
&
&
A
B
C
D
2. 化简 W A AB AB B AB AB
X W C WC AB C ABC A BC ABC Y XD XD ABCD ABCD ABCD ABCD
ABCD ABCD ABCD ABCD
第四章 组合逻辑电路
第四章 组合逻辑电路
二、 设计举例 [例] 设计一个表决电路，要求输出信号的电平与三 个输入信号中的多数电平一致。 [解] 1. 逻辑抽象
（1）设定变量： 输入 A、B、C ， 输出 Y
（2）状态赋值： A、B、C = 0 表示 输入信号为低电平 A、B、C = 1 表示 输入信号为高电平 Y = 0 表示 输入信号中多数为低电平 Y = 1 表示 输入信号中多数为高电平