时序电路 题
(完整版)时序逻辑电路习题与答案
第12章时序逻辑电路自测题一、填空题1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。
2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。
3．用来累计和寄存输入脉冲个数的电路称为。
4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。
、5．、寄存器的作用是用于、、数码指令等信息。
6．按计数过程中数值的增减来分，可将计数器分为为、和三种。
二、选择题1．如题图12.1所示电路为某寄存器的一位，该寄存器为。
A、单拍接收数码寄存器；B、双拍接收数码寄存器；C、单向移位寄存器；D、双向移位寄存器。
2．下列电路不属于时序逻辑电路的是。
A、数码寄存器；B、编码器；C、触发器；D、可逆计数器。
3．下列逻辑电路不具有记忆功能的是。
A、译码器；B、RS触发器；C、寄存器；D、计数器。
4．时序逻辑电路特点中，下列叙述正确的是。
A、电路任一时刻的输出只与当时输入信号有关；B、电路任一时刻的输出只与电路原来状态有关；C、电路任一时刻的输出与输入信号和电路原来状态均有关；D、电路任一时刻的输出与输入信号和电路原来状态均无关。
5．具有记忆功能的逻辑电路是。
A、加法器；B、显示器；C、译码器；D、计数器。
6．数码寄存器采用的输入输出方式为。
A、并行输入、并行输出；B、串行输入、串行输出；C、并行输入、串行输出；D、并行输出、串行输入。
三、判断下面说法是否正确，用“√"或“×"表示在括号1．寄存器具有存储数码和信号的功能。
( )2．构成计数电路的器件必须有记忆能力。
( )3．移位寄存器只能串行输出。
( )4．移位寄存器就是数码寄存器，它们没有区别。
( )5．同步时序电路的工作速度高于异步时序电路。
( )6．移位寄存器有接收、暂存、清除和数码移位等作用。
（）思考与练习题12.1.1 时序逻辑电路的特点是什么?12.1.2 时序逻辑电路与组合电路有何区别?12.3.1 在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码D3D2D1D0=0110时，在CP的作用下，Q3Q2Q1Q0状态如何变化?12.3.2 题图12.2所示移位寄存器的初始状态为111，画出连续3个C P脉冲作用下Q2Q1Q0各端的波形和状态表。
时序电路练习题
时序电路习题一、填空1、寄存器存放数据的方式有____________和___________；取出数据的方式有____________和___________。
2、双拍工作方式的数码寄存器工作时需_____________。
3、按计数器中各触发器翻转时间可分为_________，________。
4、触发器有______个稳定状态，所以也称____________。
5、时序电路主要由________和 ________所构成，是一种具有_______功能的逻辑电路，常见的时序电路类型有___________和__________6、计数器的功能是_______________________,按计数时个触发器状态转换与计数脉冲是否同步，可分为__________和________。
_________计数器是各种计数器的基础。
7、4个触发器构成的8421BCD 码计数器，共有_______个无效状态，即跳过二进制数码_______到_______6个状态。
8、具有3个触发器的二进制计数器，他又_______种计数状态；具有4个触发器的二进制计数器，它有_____种计数状态。
9、JK 触发器是________（为1有效边沿有效）。
10. 1n n n Q JQ KQ +=+是_______触发器的特性方程。
11、1n n Q S RQ +=+是________触发器的特性方程，其约束条件为__________。
12、1n n n Q TQ TQ +=+是_____触发器的特征方程。
13、我们可以用JK 触发器转换成其他逻辑功能触发器，令__________________，即转换成T 触发器；令_______________，即转换为'T触发器；令________________，即转换成D触发器。
二、选择1、存储8位二进制信息要（）个触发器。
2、对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（）。
数电复习练习(三)时序电路习题(常用时序部件)(答案)
常用时序逻辑器件习题一、选择题1、同步计数器和异步计数器比较，同步计数器的显著优点是（C ）。
A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。
2、把一个五进制计数器与一个四进制计数器串联可得到（ D ）进制计数器。
A.4B.5C.9D.203、下列逻辑电路中为时序逻辑电路的是（C ）。
A.变量译码器B.加法器C.数码寄存器D.数据选择器4、N个触发器可以构成最大计数长度（进制数）为（D ）的计数器。
A.NB.2NC.N2D.2N5、N个触发器可以构成能寄存（ B ）位二进制数码的寄存器。
A.N-1B.NC.N+1D.2N6、五个D触发器构成环形计数器，其计数长度为（A ）。
A.5B.10C.25D.327、同步时序电路和异步时序电路比较，其差异在于后者（B ）。
A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8、一位8421BCD码计数器至少需要（ B ）个触发器。
A.3B.4C.5D.109、欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（ B ）级触发器。
A.2B.3C.4D.810、8位移位寄存器，串行输入时经（D ）个脉冲后，8位数码全部移入寄存器中。
A.1B.2C.4D.811、用二进制异步计数器从0做加法，计到十进制数178，则最少需要（D ）个触发器。
A.2B.6C.7D.8E.1012、某电视机水平-垂直扫描发生器需要一个分频器将31500HZ 的脉冲转换为60HZ 的脉冲，欲构成此分频器至少需要（ A ）个触发器。
A.10B.60C.525D.3150013、某移位寄存器的时钟脉冲频率为100KHZ ，欲将存放在该寄存器中的数左移8位，完成该操作需要（ B ）时间。
A.10μSB.80μSC.100μSD.800ms14、若用JK 触发器来实现特性方程为AB Q A Q n 1n +=+，则JK 端的方程为（ A ）。
时序电路习题答案
时序电路习题答案时序电路习题答案时序电路是数字电路中的一种重要类型，它通过控制信号的时序来实现特定的功能。
在学习时序电路的过程中，我们经常会遇到一些习题，下面我将为大家提供一些常见时序电路习题的答案，希望能够帮助大家更好地理解和掌握时序电路的知识。
1. 以下是一个简单的D触发器电路，请问在输入信号发生变化时，输出信号的变化情况是怎样的？答案：D触发器是一种常用的时序电路元件，它具有存储和传输功能。
当输入信号D发生变化时，输出信号Q的变化情况取决于时钟信号CLK的边沿类型。
如果CLK为上升沿触发，那么当CLK信号上升沿到来时，输出信号Q将跟随输入信号D的变化而变化；如果CLK为下降沿触发，那么当CLK信号下降沿到来时，输出信号Q将跟随输入信号D的变化而变化。
2. 下图是一个时序电路的状态图，请问该电路的输出信号在各个状态之间是如何变化的？答案：根据状态图，我们可以看出该时序电路有三个状态：S0、S1和S2。
在初始状态S0时，输出信号为0；当输入信号满足特定条件时，电路将转移到状态S1，此时输出信号变为1；当输入信号再次满足特定条件时，电路将进入状态S2，输出信号又变为0。
根据状态图，我们可以清晰地看到输出信号在各个状态之间的变化情况。
3. 下图是一个时序电路的时序图，请问该电路的功能是什么？答案：根据时序图，我们可以看出该时序电路是一个计数器电路。
当时钟信号CLK的上升沿到来时，输出信号Q的值会递增1。
在初始状态下，输出信号Q的值为000；当CLK的第一个上升沿到来时，Q的值变为001；以此类推，每个CLK的上升沿到来都会使Q的值递增1。
这样，该时序电路就实现了计数的功能。
4. 下图是一个时序电路的逻辑图，请问该电路的功能是什么？答案：根据逻辑图，我们可以看出该时序电路是一个有限状态机。
它有两个输入信号A和B，以及两个输出信号X和Y。
当输入信号A和B满足特定条件时，电路将转移到不同的状态，并相应地改变输出信号X和Y的值。
时序逻辑电路练习及答案(2)
时序逻辑电路练习及答案一、填空题（每空2分，共22分）1、时序逻辑电路中一定包含__________。
2、时序逻辑电路在任一时刻的输出不仅取决于_________,而且还取决于__________。
3、根据存储电路中触发器的动作特点不同，时序逻辑电路可以分为________时序逻辑电路和________时序逻辑电路。
4、若要构成七进制计数器，电路需要个状态，最少用个触发器，它有个无效状态。
5、若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态去，则称这两个状态为___________。
6、触发器在脉冲作用下同时翻转的计数器叫做计数器， n位二进制计数器的容量等于。
二、判断题（每题2分，共10分）1、时序电路包含组合电路和存储电路两部分，存储电路是必不可少的。
2、同步时序逻辑电路中的无效状态是由于状态表没有达到最简所造成的。
3、即使电源关闭，移位寄存器中的内容也可以保持下去。
4、采用 74LS161 芯片可构成地址计数器，但最多不能超过 8 位地址。
5、74LS190 芯片和74HC190芯片功能完全相同三、选择题（每题3分，共18分）1、下列电路中，能够存储数字信息的是（）；A 译码器；B 全加器；C 寄存器；D 编码器；2、时序逻辑电路的输出状态的改变( )。
A. 仅与该时刻输入信号的状态有关；B. 仅与时序电路的原状态有关；C. 与A.、B.皆有关D.输出信号的次态3、( )触发器可以用来构成移位寄存器。
A. 基本R-SB. 同步R-SC. 同步D D. 边沿D4、用n个触发器构成计数器，可得到最大计数长度是（）。
2 nA、nB、n2C、n2D、15、用触发器设计一个24进制的计数器，至少需要( )个触发器。
A、 3B、4C、 5D、66、一个4位的二进制加计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为( )A、1100B、1000C、1001D、1010四、时序逻辑电路的分析（30分）电路如图所示，按要求进行分析。
时序逻辑电路试题及答案
时序逻辑电路试题及答案一、单选题1.CP有效时，若JK触发器状态由1翻转为0，则此时JK输入端必定有A、J=0B、J=1C、K=0D、K=1【正确答案】：D2.主从RS触发器是在时钟脉冲CP的( )，根据输入信号改变状态。
A、低电平期间B、高电平期间C、上升沿时刻D、下降沿时刻【正确答案】：D3.仅具有置0和置1功能的触发器是A、RS触发器B、JK触发器C、D触发器D、T触发器【正确答案】：C4.关于JK触发器的错误表述是A、对于输入信号没有制约条件B、不允许JK同时为1C、允许JK同时为1D、允许JK同时为0【正确答案】：B5.D触发器当D=Q时，实现的逻辑功能是A、置0B、置1C、保持D、翻转【正确答案】：C6.JK触发器有( )触发信号输入端。
A、一个B、二个C、三个D、四个【正确答案】：B7.下列哪项表示基本RS触发器的符号A、B、C、D、【正确答案】：A8.D触发器在CP脉冲有效的情况下能实现的功能是A、置0和置1B、置1和保持C、置0和保持D、保持和翻转【正确答案】：A9.基本RS触发器是( )。
A、组合逻辑电路B、单稳态触发器C、双稳态触发器D、无稳态触发器10.双D集成触发器CD4013的时钟脉冲CP的引脚是A、14脚B、7脚C、3脚与11脚D、5脚与11脚【正确答案】：C11.与非型同步RS触发器，CP=1期间，( )，触发器维持原态。
A、R=0，S=0B、R=0，S=1C、R=1，S=0D、R=1，S=1【正确答案】：A12.主从JK触发器的初态为0，JK=01时，经过2021个触发脉冲后，其状态变化及输出状态为A、一直为0B、由0变为1，然后一直为1C、在01间翻转，最后为1D、在01间翻转，最后为013.对双JK集成触发器74LS112引脚功能叙述错误的是A、16脚是VccB、8脚是GNDC、1脚是CP1D、16脚是GND【正确答案】：D14.D触发器用作计数型触发器时，输入端D的正确接法是A、D=0B、D=1C、D=D=Q【正确答案】：C15.JK触发器中，当JK取值相同时，则Q等于A、J⊕QB、QC、1D、016.在RS触发器的逻辑符号中表示A、低电平时置1B、高电平时置1C、低电平时置0D、高电平时置0【正确答案】：C17.JK触发器，若J=，K= Q，则可实现的逻辑功能是A、置0B、置1C、保持D、翻转【正确答案】：D18.D触发器有( )触发信号输入端。
时序逻辑电路练习题
一、填空题1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。
2．D 触发器的特性方程为___ ；J-K 触发器的特性方程为______。
3．T触发器的特性方程为。
4．仅具有“置0”、“置1”功能的触发器叫。
5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。
6. 若D触发器的D端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。
7．JK触发器J与K相接作为一个输入时相当于触发器。
8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。
9．时序电路的次态输出不仅与即时输入有关，而且还与有关。
10. 时序逻辑电路一般由和两部分组成的。
11. 计数器按内部各触发器的动作步调，可分为___ ____计数器和____ ___计数器。
12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。
13．要构成五进制计数器，至少需要级触发器。
14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。
15．欲将某时钟频率为32MHz的CP变为16MHz的CP，需要二进制计数器个。
16. 在各种寄存器中，存放N位二进制数码需要个触发器。
17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。
18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。
19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。
20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。
21．集成单稳态触发器的暂稳维持时间取决于。
22. 多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为_______。
数字电子技术时序逻辑电路习题
5、画逻辑电路图
T1 = Q1 + XQ0 T0 = XQ0 + XQ0 Z = XQ1Q0
第43页/共55页
6、检查自启动
全功能状态转换表
现 入 现 态 次 态 现驱动入 现输出
Xn Q1n Q0nQ1n+1Q0n+1 T1 T0
Zn
1/0
0/0 0 0 0 0 1 0 1
0
现入 现态 次 态
X Q1 Q0 Q1 Q0 0 0 00 1 0 0 11 0 0 1 00 0
1 0 00 1 1 0 11 0 1 1 01 1 1 110 0
现驱动入 现输出
D1 D0 01 10 00
Z1 Z2
00 00 10
01 10 11 00
00 00 00 01
D1 = Q1Q0 + Q1Q0X
标题区
节目录
第14页/共55页
X/Z
S0 1/0
S1
1/1
0/0
S2
10101…
题6.2(1)的状态转移图
③ 状态间的转换关系
标题区
节目录
第15页/共55页
X/Z
0/0 S0 1/0
S1 1/0
1/1
11…
0/0
0/0
100…
S2
题6.2(1) 的原始状态转移图
标题区
节目录
第16页/共55页
(2) 解：① 输入变量为X、输出变量为Z；
S1 1/0
11…
0/0
1/1
0/0
100…
S2
题6.2(2) 的原始状态转移图
标题区
节目录
第19页/共55页
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
12．某电视机水平-垂直扫描发生器 需要一个分频器将31500HZ的脉冲 转换为60HZ的脉冲，欲构成此分频 器至少需要 个触发器。 A.10 B.60 C.525 D.31500 答案：A 13．某移位寄存器的时钟脉冲频率 为100KHZ，欲将存放在该寄存器中 的数左移8位，完成该操作需要 时间。 A.10μS B.80μS C.100μS D.800ms 答案：B
16．若要设计一个脉冲序列 为1101001110的序列脉冲 发生器，应选用 个触发器。 A.2 B.3 C.4 D.10
答案：C
二、判断题（正确打√，错误的打×）
1．同步时序电路由组合电路和存储器 两部分组成。（ ） 答案： √ 2．组合电路不含有记忆功能 的器件。（ ） 答案： √ 3．时序电路含有记忆功能 的器件。（ ） 答案： √
4. N个触发器可以构成最大计数 长度（进制数）为 的计数器。 N 2 A.N B.2N C. N D. 2 答案：D
5. N个触发器可以构成能寄存 位 二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 答案：B
6．五个D触发器构成环形计数器， 其计数长度为 。 A.5 B.10 C.25 D.32 答案：A 7．同步时序电路和异步时序电路 比较，其差异在于后者 。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 答案：B
第五章（选择、判断、填空共34题） 一、选择题 1.同步计数器和异步计数器比较， 同步计数器的显著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 答案：A
2．把一个五进制计数器与一个四进制 计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.20 答案：D 3．下列逻辑电路中为时序逻辑 电路的是 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 答案：C
4．同步时序电路具有统一的时钟CP 控制。（ ） 答案： √ 5．异步时序电路的各级触发器类型 不同。（ ） 答案： ×
6．环形计数器在每个时钟脉冲CP 作用时，仅有一位触发器发生状态 更新。（ ） 答案： ×
7．环形计数器如果不作自启动修改， 则总有孤立状态存在。（ ） 答案： √
8．计数器的模是指构成计数器的 触发器的个数。（ ） 答案： ×
14.若用JK触发器来实现特性方程为 n1 n 。 Q AQ AB ，则JK端的方程为
A.J=AB，K= A B来自B.J=AB，K= A B
C.J= A B ，K=AB D.J= A B ， K=AB 答案：AB 15．要产生10个顺序脉冲，若用四位 双向移位寄存器CT74LS194来实现， 需要 片。 A.3 B.4 C.5 D.10 答案：A
8．一位8421BCD码计数器至少 需要 个触发器。 A.3 B.4 C.5 D.10 答案：B 9.欲设计0，1，2，3，4，5，6，7这 几个数的计数器，如果设计合理， 采用同步二进制计数器，最少应 使用 级触发器。 A.2 B.3 C.4 D.8 答案：B
10．8位移位寄存器，串行输入时经 个 脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 答案：D 11．用二进制异步计数器从0做加法， 计到十进制数178，则最少 需要 个触发器。 A.2 B.6 C.7 D.8 E.10 答案：D
三、填空题
1．寄存器按照功能不同可分为 两类： 寄存器和 寄存器。
答案：移位 数码
2．数字电路按照是否有记忆功能 通常可分为两类： 、 。 答案：组合逻辑电路 时序逻辑电路
3．由四位移位寄存器构成的顺序 脉冲发生器可产生 个顺序脉冲。 答案：4
4．时序逻辑电路按照其触发器 是否有统一的时钟控制分为 时 序电路和 时序电路。 答案：同步 异步
9．计数器的模是指对输入的计数 脉冲的个数。（ ） 答案： ×
10．D触发器的特征方程 Q D ， n 而与 Q 无关，所以，D触发器不是 时序电路。（ ） 答案： × 11．在同步时序电路的设计中，若最简 状态表中的状态数为2N，而又是用N级 触发器来实现其电路，则不需检查电路 的自启动性。（ ） 答案： √
n 1
12．把一个5进制计数器与一个10进制 计数器串联可得到15进制计数器。（ ） 答案： × 13．同步二进制计数器的电路比异步 二进制计数器复杂，所以实际应用中 较少使用同步二进制计数器。（ ） 答案： × 14．利用反馈归零法获得N进制计数 器时，若为异步置零方式，则状态SN 只是短暂的过渡状态，不能稳定而是 立刻变为0状态。（ ） 答案： √