存储器习题
微机原理 存储器练习题

1、现有EPROM芯片2732(4KX8位),以及3-8译码器74LS138,各种门电路若干,要求在8088CPU上扩展容量为16KX8 EPROM内存,要求采用部分译码,不使用高位地址线A19、A18、A15,选取其中连续、好用又不冲突的一组地址,要求首地址为20000H。
请回答:1)2732的芯片地址线、数据线位数是多少?(2分)2)组成16KX8需要2732芯片多少片?(1分)3)写出各芯片的地址范围。
(4分)1)地址线12根,数据线8根;2)4片;3)1# 20000H~20FFFH 2# 21000H~21FFFH3# 22000H~22FFFH 4# 23000H~23FFFH2、有一个2732EPROM(4KX8)芯片的译码电路如下图所示,试求:①计算2732芯片的存储容量;②给出2732芯片的地址范围;③是否存在地址重叠区?① 4KB②08000H---09FFFH③存在重叠区 08000H---08FFFH09000H---09FFFH3、某CPU有地址线16根(A0~A15),数据线8根(D0~D7)及控制信号RD、WR、MERQ(存储器选通)、IORQ(接口选通)。
如图所示,利用RAM芯片2114(1KX4)扩展成2KX8的内存,请写出芯片组1和芯片组2的地址范围。
1G MERQ11A 12A 13A 14A 15A &A G 2B G 21Y C 13874LS B 0Y 1#2114CS2#2114CS 3#2114CS 4#2114CS 第1组第2组WRRD47~D D 09~A A 03~D D A10A答:第1组:C000H~C3FFH第2组:C400H~C7FFH4、下面是一个8微机的与EPROM的连接图,请写出每片EPROM的地址范围。
74LS138EPROM1:1000H~17FFHEPROM2:1800H~1FFFHEPROM3:2000H~27FFH5、某微机的存储器系统总容量为64K 。
【免费下载】存储器 练习题答案

B. 提高内存的可靠性
D.增加内存容量,同
C.64,8
C. 提高外存储器的存取速度
D. 扩大外存储器的存储空间
7、双端口存储器在( )情况下会发生读/写冲突。
址码相同
A. 左端口与右端口的地址码不同 B. 左、右端口的地
C. 左、右端口的数据码相同
不同
8、 计算机系统中的存储器系统是指( )。
A RAM 存储器 B ROM 存储器 C 主存储器 D 主存
B.16,16
A. 扩大主存储器的存储空间,并能进行自动管理和调度
B. 提高主存储器的存取速度
对全部高中资料试卷电气设备,在安装过程中以及安装结束后进行高中资料试卷调整试验;通电检查所有设备高中资料电试力卷保相护互装作置用调与试相技互术关,系电,力根通保据过护生管高产线中工敷资艺设料高技试中术卷资,配料不置试仅技卷可术要以是求解指,决机对吊组电顶在气层进设配行备置继进不电行规保空范护载高与中带资负料荷试下卷高问总中题体资,配料而置试且时卷可,调保需控障要试各在验类最;管大对路限设习度备题内进到来行位确调。保整在机使管组其路高在敷中正设资常过料工程试况中卷下,安与要全过加,度强并工看且作护尽下关可都于能可管地以路缩正高小常中故工资障作料高;试中对卷资于连料继接试电管卷保口破护处坏进理范行高围整中,核资或对料者定试对值卷某,弯些审扁异核度常与固高校定中对盒资图位料纸置试,.卷保编工护写况层复进防杂行腐设自跨备动接与处地装理线置,弯高尤曲中其半资要径料避标试免高卷错等调误,试高要方中求案资技,料术编试交写5、卷底重电保。要气护管设设装线备备置敷4高、调动设中电试作技资气高,术料课中并3中试、件资且包卷管中料拒含试路调试绝线验敷试卷动槽方设技作、案技术,管以术来架及避等系免多统不项启必方动要式方高,案中为;资解对料决整试高套卷中启突语动然文过停电程机气中。课高因件中此中资,管料电壁试力薄卷高、电中接气资口设料不备试严进卷等行保问调护题试装,工置合作调理并试利且技用进术管行,线过要敷关求设运电技行力术高保。中护线资装缆料置敷试做设卷到原技准则术确:指灵在导活分。。线对对盒于于处调差,试动当过保不程护同中装电高置压中高回资中路料资交试料叉卷试时技卷,术调应问试采题技用,术金作是属为指隔调发板试电进人机行员一隔,变开需压处要器理在组;事在同前发一掌生线握内槽图部内 纸故,资障强料时电、,回设需路备要须制进同造行时厂外切家部断出电习具源题高高电中中源资资,料料线试试缆卷卷敷试切设验除完报从毕告而,与采要相用进关高行技中检术资查资料和料试检,卷测并主处且要理了保。解护现装场置设。备高中资料试卷布置情况与有关高中资料试卷电气系统接线等情况,然后根据规范与规程规定,制定设备调试高中资料试卷方案。
(完整word版)第四章存储器习题

第四章存储器一、填空题1. 计算机中的存储器是用来存放的,随机访问存储器的访问速度与无关.√2。
主存储器的性能指标主要是、存储周期和存储器带宽。
√3。
存储器中用来区分不同的存储单元,1GB= KB。
√4。
半导体存储器分为、、只读存储器(ROM)和相联存储器等。
√5. 地址译码分为方式和方式.√6。
双译码方式采用个地址译码器,分别产生和信号。
√7。
若RAM芯片内有1024个单元,用单译码方式,地址译码器将有条输出线;用双译码方式,地址译码器有条输出线。
√8. 静态存储单元是由晶体管构成的,保证记忆单元始终处于稳定状态,存储的信息不需要。
√9. 存储器芯片并联的目的是为了 ,串联的目的是为了。
10. 计算机的主存容量与有关,其容量为。
11。
要组成容量为4M×8位的存储器,需要片4M×1位的存储器芯片并联,或者需要片1M×8位的存储器芯片串联。
12. 内存储器容量为6K时,若首地址为00000H,那么末地址的十六进制表示是。
13 主存储器一般采用存储器件,它与外存比较存取速度、成本。
14 三级存储器系统是指这三级、、。
15 表示存储器容量时KB= ,MB= ;表示硬盘容量时,KB= ,MB= 。
16一个512KB的存储器,其地址线和数据线的总和是。
17 只读存储器ROM可分为、、和四种.18 SRAM是;DRAM是;ROM是;EPROM是。
19半导体SRAM靠存储信息,半导体DRAM则是靠存储信息。
20半导体动态RAM和静态RAM的主要区别是。
21MOS半导体存储器可分为、两种类型,其中需要刷新。
22 广泛使用的和都是半导体③存储器。
前者的速度比后者快,但不如后者高,它们的共同缺点是断电后保存信息.23 EPROM属于的可编程ROM,擦除时一般使用,写入时使用高压脉冲.24 单管动态MOS型半导体存储单元是由一个和一个构成的。
25 动态半导体存储器的刷新一般有、和三种方式。
第五章存储器习题(可编辑修改word版)

第五章存储器及其接口1.单项选择题(1)DRAM2164(64K╳1)外部引脚有()A.16 条地址线、2 条数据线B.8 条地址线、1 条数据线C.16 条地址线、1 条数据线 D.8 条地址线、2 条数据线(2)8086 能寻址内存贮器的最大地址范围为()A.64KBB.512KBC.1MBD.16KB(3)若用1K╳4b的组成2K╳8b的RAM,需要()。
A.2 片 B.16 片 C.4 片 D.8 片(4)某计算机的字长是否 2 位,它的存储容量是 64K 字节编址,它的寻址范围是()。
A.16K B.16KB C.32K D.64K(5)采用虚拟存储器的目的是()A.提高主存的速度 B.扩大外存的存储空间C.扩大存储器的寻址空间 D.提高外存的速度(6)RAM 存储器器中的信息是()A.可以读/写的 B.不会变动的C.可永久保留的D.便于携带的(7)用2164DRAM 芯片构成8086 的存储系统至少要()片A.16 B.32 C.64 D.8(8)8086 在进行存储器写操作时,引脚信号 M/IO 和 DT/R 应该是()A.00 B。
01 C。
10 D。
11(9)某SRAM 芯片上,有地址引脚线12 根,它内部的编址单元数量为()A.1024 B。
4096 C。
1200 D。
2K(11)Intel2167(16K╳1B)需要()条地址线寻址。
A.10 B.12 C.14 D.16(12)6116(2K╳8B)片子组成一个 64KB 的存贮器,可用来产生片选信号的地址线是()。
A.A0~A10B。
A~A15C。
A11~A15D。
A4~A19(13)计算一个存储器芯片容量的公式为()A.编址单元数╳数据线位数B。
编址单元数╳字节C.编址单元数╳字长D。
数据线位数╳字长(14)与 SRAM 相比,DRAM()A.存取速度快、容量大B。
存取速度慢、容量小C.存取速度快,容量小D。
存取速度慢,容量大(15)半导动态随机存储器大约需要每隔()对其刷新一次。
完整版存储器习题及参考答案

完整版存储器习题及参考答案习题四参考答案1.某机主存储器有16位地址,字长为8位。
(1)如果⽤1k×4位的RAM芯⽚构成该存储器,需要多少⽚芯⽚?(2)该存储器能存放多少字节的信息?(3)⽚选逻辑需要多少位地址?解:需要存储器总容量为:16K×8位,故,(1)需要1k×4位的RAM芯⽚位32⽚。
(2)该存储器存放16K字节的信息。
(3)⽚选逻辑需要4位地址。
2. ⽤8k×8位的静态RAM芯⽚构成64kB的存储器,要求:(1)计算所需芯⽚数。
(2)画出该存储器组成逻辑框图。
解:(1)所需芯⽚8⽚。
(2)逻辑图为:A1..A1A1CCCA1A1A1A1..8K............8K..8K×A0A0A0A0WEWEWEWED0...D7D0...D7D7D0...D0...D73. ⽤64k×1位的DRAM芯⽚构成256k×8位存储器,要求:(1)画出该存储器的逻辑框图。
(2)计算所需芯⽚数。
(3)采⽤分散刷新⽅式,如每单元刷新间隔不超过2ms,则刷新信号周期是多少?如采⽤集中刷新⽅式,存储器刷新⼀遍最少⽤多少读/写周期?)1(解:1(2)所需芯⽚为32⽚。
(3)设读写周期为0.5微妙,则采⽤分散式刷新⽅式的刷新信号周期为1微妙。
因为64K×1的存储矩阵是由四个128×128的矩阵构成,刷新时4个存储矩阵同时对128个元素操作,⼀次刷新就可完成512个元素,整个芯⽚只有128次刷新操作就可全部完成。
所以存储器刷新⼀遍最少⽤128个读/写周期。
4. ⽤8k×8位的EPROM芯⽚组成32k×16位的只读存储器,试问:(1)数据寄存器多少位?(2)地址寄存器多少位?(3)共需多少个EPROM芯⽚?(4)画出该只读存储器的逻辑框图?解:因为只读存储器的容量为:32k×16,所以:(1)数据寄存器16位。
(蔡老师提供)第3章 多层次的存储器习题参考答案

第3章 多层次的存储器习题参考答案1、设有一个具有20位地址和32位字长的存储器,问 (1) 该存储器能存储多少字节的信息?(2) 如果存储器由512K ×8位SRAM 芯片组成,需要多少片? (3) 需要多少位地址作芯片选择? 解:(1) 该存储器能存储:字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字长的位数扩展,然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问; (1) 若每个内存条为16M ×64位,共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解:(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片, 共有4个内存条,故CPU 选择内存条用最高两位地址A 24和A 25通过2:4译码器实现;其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求: (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用16448163264=⨯=⨯⨯K K 个芯片,其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。
存储器管理习题及答案
存储器管理一、单项选择题1.下列(A )存储方式不能实现虚拟存储器。
A、分区B、页式C、段式D、段页式2.操作系统处理缺页中断时,选择一种好的调度算法对主存和辅存中的信息进行高效调度尽可能地避免(D )。
A、碎片B、CPU空闲C、多重中断D、抖动3.分页式存储管理的主要特点是(C )。
A、要求处理缺页中断B、要求扩充主存容量C、不要求作业装入到主存的连续区域D、不要求作业全部同时装人主存4.LRU页面调度算法淘汰(B )的页。
A、最近最少使用B、最近最久未使用C、最先进入主存D、将来最久使用5.分区管理要求对每一个作业都分配(A )的主存单元。
A、地址连续B、若干地址不连续的C、若干连续的页D、若干不连续的帧6.页面置换算法中(A )不是基于程序执行的局部性理论。
A、先进先出调度算法B、LRUC、LFUD、最近最不常用调度算法7.在存储管理中,采用覆盖与交换技术的目的是(A )。
A、节省主存空间B、物理上扩充主存容量C、提高CPU的效率D、实现主存共享8.分页虚拟存储管理中,缺页中断时,欲调度一页进入主存中,内存己无空闲块,如何决定淘汰已在主存的块时,(B)的选择是很重要的。
A、地址变换B、页面调度算法C、对换方式D、覆盖技术9.动态重定位技术依赖于(A )。
A、重定位装入程序B、重定位寄存器C、地址结构D、目标程序10.(D )存储管理兼顾了段式在逻辑上清晰和页式在存储管理上方便的优点。
A、分段B、分页C、可变分区方式D、段页式11.在可变分区存储管理中,某作业完成后要收回其主存空间,该空间可能与相邻空闲区合并,修改空闲区表使空闲区始址改变但空闲区数不变的是(A)情况。
A、有上邻空闲区也有下邻空闲区B、有上邻空闲区但无下邻空闲区C、无上邻空闲区但有下邻空闲区D、无上邻空闲区且也无下邻空闲区12.可变分区管理中,首次适应分配算法可将空闲区表中的空闲区栏目按(A )顺序排列。
A、地址递增B、长度递增C、地址递减D、长度递减13.在固定分区分配中,每个分区的大小是(C )。
存储论练习题
存储论练习题一、选择题1. 下列哪个不是计算机存储技术的主要形式?A. 磁盘B. 内存C. 光盘D. CPU2. 存储器的基本单位是:A. 字节B. 位C. 指令D. 段3. 磁盘存储器与内存存储器相比,优点是:A. 速度更快B. 容量更大C. 成本更低D. 使用更方便4. 下列哪个不是内存层次结构的组成部分?A. 寄存器B. 高速缓存C. 主存储器D. 辅助存储器5. 常用的内存存储器技术不包括:A. RAMB. ROMC. FlashD. SSD二、填空题1. 计算机中最小的存储单位是__位__。
2. 内存中每个存储单位都有唯一的__地址__。
3. 存储器的速度主要由__访问时间__和__带宽__决定。
4. 高速缓存的目的是__缓解内存读写速度与CPU执行速度之间的矛盾__。
5. 主存储器通过__内存总线__与CPU连接。
三、问答题1. 什么是存储器的容量和地址?答:存储器的容量是指存储器可以存储的数据量大小,通常以字节为单位表示;地址则是存储器中每个存储单元的唯一标识,用于访问和定位数据。
存储器的容量会影响地址的范围。
2. 请简要介绍磁盘存储器和内存存储器的特点和应用场景。
答:磁盘存储器是一种非易失性存储器,容量较大,但读写速度较慢,适合用于长期存储大量数据,如操作系统、应用软件等;内存存储器是一种易失性存储器,容量较小,但读写速度非常快,适合用于临时存储正在执行的程序和数据。
3. 为什么需要高速缓存?答:高速缓存的作用是缓解内存读写速度与CPU执行速度之间的矛盾。
CPU的执行速度远高于内存的访问速度,而高速缓存位于CPU 和内存之间,可以缓存CPU频繁访问的数据,从而减少对主存的访问次数,提高CPU的执行效率。
4. 请简述主存储器与辅助存储器的区别和联系。
答:主存储器是计算机的一部分,直接供CPU读写的存储器,速度快但容量有限;辅助存储器是用于长期存储数据的设备,如硬盘、光盘等,容量大但速度相对较慢。
微机原理习题集第七章存贮器
第七章内存储器一、填空题1、内存储器是计算机系统中的装置,用来存放和。
2、CPU对RAM存贮器进行读/写操作时,应送出的方向控制命令有和命令。
3、Intel 2114 RAM存贮芯片引脚中用于片选的控制引脚为,用于读/写控制引脚为。
4、Intel 4116 RAM芯片容量为2K 8,访问该芯片须用根地址线。
5、存贮芯片存贮的信息会,必须定时刷新,刷新的时间间隔为。
6、存贮器分为、、、。
7、逻辑地址为2000H:1234H的存储单元的物理地址是。
8、8086CPU写入一个规则字,数据线的高8位写入存储体,低8位写入存储体。
9 、将存储器与系统相连的译码片选方式有法和法。
10、对6116进行读操作,6116引脚= ,= ,= 。
二、单项选择题1、随机存贮器即RAM是指()A.存贮单元中所存信息是随机的。
B.存贮单元中的地址是随机的。
C.用户的程序和数据可随机的放在内存的任何地方。
D.存贮器中存取操作与时间存贮单元物理位置顺序无关。
2、CPU对主存进行操作,下面哪种说法是不能实现的()A.按地址并能读/写一个字节代码B.按地址串行1位1位进行读/写操作C.按地址并行读/写一个字长代码D.按地址进行并行读出而不能实现并行写入3、动态存贮器刷新,下面哪种说法正确()A.刷新可在CPU执行程序过程中进行B.刷新在外电路控制下,定时刷新,但刷新时,信息不读出C.在正常存贮器读操作时也会发生刷新,可防止刷新影响读出信息,故读操作时,应关闭电路工作。
D.刷新过程一定伴随着信息输出,无法控制,故刷新时不要进行读出操作。
4、用4K×8的存贮芯片,构成64K×8的存贮器,需使用多少4K×8的存贮芯片,正确答案为()A.128片B.16片C.8片D.32片5、在存贮器读周期时,根据程序计数器PC提供的有效地址,使用从内存中取出()6、动态存贮器的主要缺点是()A.存贮容量少B.存取速度低C.功耗大D.外围电路复杂7、动态RAM芯片容量为16K×1位,要构成32K字节的RAM存贮器,需要该芯()A.4片B.8片C.16片D.32片8、堆栈操作时,段地址由()寄存器指出,段内偏移量由()寄存器指出。
第五、六章存储器管理练习题
第五、六章存储器管理练习题(一)单项选择题1.存储管理的目的是( )A、方便用户 B.提高主存空间利用率 C.方便用户和提高主存利用率 D.增加主存实际容量2.动态重定位是在作业的( )中进行的。
A.编译过程 B.装入过程 C.修改过程 D.执行过程3.提高主存利用率主要是通过( )实现的。
A.内存分配 B.内存保护 c.地址转换 D.内存扩充4.可变分区管理方式按作业需求量分配主存分区,所以( )。
A.分区的长度是固定 B.分区的个数是确定的C.分区长度和个数都是确定的 D.分区的长度不是预先固定的,分区的个数是不确定的5.( )存储管理不适合多道程序系统。
A.一个分区 B.固定分区 C.可变分区 D.段页式6.可变分区管理方式下( )分配作业的主存空间。
A.根据一张主存分配表 B.根据一张已分配区表和一张空闲区表C.根据一张“位示图”构成的主存分配表 D.由系统自由7.可变分区常用的主存分配算法中不包括( )。
A.最先适应分配算法 B.顺序分配算法 C.最优适应分配算法 D.最坏适应分配算法8.在可变分区方式管理下收回主存空间时,若已判定“空闲区表第j栏始址=归还的分区始址+长度”,则表示( )。
A.归还区有下邻空闲区 B.归还区有上邻空闲区C.归还区有上、下邻空闲区 D.归还区无相邻空闲区9.当可变分区方式管理内存空间去配时,要检查有无相邻的空闲区,若归还区始地址为S,长度为L,符合( )表示归还区有上邻空闲区。
A.第j栏始址=S+L B.第j栏始址+长度=SC.第j栏始址+长度=S且第k栏始址=S+L D.不满足A、B、C任一条件10.碎片现象的存在使( )。
A.主存空间利用率降低 B.主存空间利用率提高C.主存空间利用率得以改善 D.主存空间利用率不受影响11.最佳适应分配算法把空闲区( )。
A.按地址顺序从小到大登记在空闲区表中 B.按地址顺序从大到小登记在空闲区表个C.按长度以递增顺序登记在空闲区表中 D.按长度以递减顺序登记在空闲区表中12.分页存储管理时,每读写一个数据,要访问( )主存。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
存储器选择题:1、下面关于半导体存储器组织叙述中,错误的是()。
DA、存储器的核心部分是存储体,由若干存储单元构成B、存储单元由若干存放0和1的存储元件构成C、一个存储单元有一个编号,就是存储单元地址D、同一个存储器中,每个存储单元的宽度可以不同2、下面()存储器是目前已被淘汰的存储器。
CA、半导体存储器B、磁表面存储器C、磁芯存储器D、光盘存储器3、若SRAM芯片的容量为1024*4位,则地址和数据引脚的数目分别是()。
AA、10,4B、5,4C、10,8D、5,84、若计算机字长16位,主存地址空间大小是64KB,按字节编址,则主存寻址范围是()。
AA、0~64K-1B、0~32K-1C、0~64KB-1D、0~32KB-15、需要定时刷新的半导体存储器芯片是()BA、SRAMB、DRAMC、EPROMD、Flash Memory6、假定用若干个16K*1位的存储器芯片组成一个64K*8位的存储器,芯片内各单元连续编址,则地址BFF0H所在的芯片的最小地址为()。
CA、4000HB、6000HC、8000HD、A000H7、假定用若干个16K*8位的存储器芯片组成一个64K*8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址为()。
DA、0000HB、0001HC、0002HD、0003H8、假定主存地址位数为32位,按字节编址,主存和Cache之间采用直接映射方式,,主存块大小为1个字,每字32位,写操作时采用全写方式,则能存放32K字数据的Cache 的总容量至少应有多少位( )。
BA、1504KB、1536KC、1568KD、1600K9、假定主存地址位数为32位,按字节编址,主存和Cache之间采用直接映射方式,,主存块大小为1个字,每字32位,写操作时采用回写方式,则能存放32K字数据的Cache 的总容量至少应有多少位( )。
CA、1504KB、1536KC、1568KD、1600K10、假定主存地址位数为32位,按字节编址,主存和Cache之间采用全相连映射方式,,主存块大小为1个字,每字32位,写操作时采用回写方式和随机替换策略,则能存放32K 字数据的Cache的总容量至少应有多少位( )。
D 10题干有问题应为全相连因为直接映射没有替换算法,冲突就替换A、1536KB、1568KC、2016KD、2048K11、假定主存按字节编址,Cache共有64行,采用直接映射方式,主存块大小为32字节,所有编号从0开始。
问主存第3000号所在主存块对应Cache行号是()。
CA、13B、26C、29D、5812、有一主存-Cache层次的存储器,其主存容量为1MB,Cache容量为16KB,每字块有8个字,每字32位,采用直接地址映像方式,若主存地址为35301H,且CPU访问Cache命中,则在Cahce的第( )(十进制数表示)字块中(Cache起始字块为第0字块)。
AA、152B、153C、154D、15113、关于虚拟存储器,下列说法正确的是( )。
AⅠ、虚拟存储器利用了局部性原理Ⅱ、页式虚拟存储器的页面如果很小,主存中存放的页面数较多,导致缺页频率较低,换页次数减少,最终可以提升操作速度Ⅲ、页式虚拟存储器的页面如果很大,主存中存放的页面数较少,导致页面调度频率较高,换页次数增加,降低操作速度Ⅳ、段式虚拟存储器中,段具有逻辑独立性,易于实现程序的编译、管理和保护,也便于多道程序共享A、Ⅰ、Ⅲ、ⅣB、Ⅰ、Ⅱ、ⅢC、Ⅰ、Ⅱ、ⅣD、Ⅱ、Ⅲ、Ⅳ14、某计算机系统,其操作系统保存在硬盘上,其内存储器应该采用( )。
CA、RAMB、ROMC、RAM和ROMD、都不对15、虚拟存储器中的页表有快表和慢表之分,下面关于页表的叙述中正确的是( )。
DA、快表与慢表都存储在主存中,但快表比慢表容量小B、快表采用了优化的搜索算法,因此查找速度快C、快表比慢表的命中率高,因此快表可以得到更多的搜索结果D、快表采用快速存储器件组成,按照查找内容访问,因此比慢表查找速度快16、在Cache和主存构成的两级存储器中,Cache的存储时间是100ns,主存的存储时间是1000ns,如果希望有郊存储时间不超过190ns,则cache的命中率至少是( )。
AA、90%B、98%C、95%D、99%17、4片 16K×8 位的存储芯片可以设计成()容量的存储器。
DⅠ. 64K×8 位Ⅱ. 32K×4 位Ⅲ.32K×16 位Ⅳ. 16K×32 位A、Ⅰ、ⅡB、Ⅱ、ⅢC、Ⅰ、ⅢD、Ⅰ、Ⅲ、Ⅳ18、在cache存储器系统中,当程序正在执行时,由完成地址变换。
BA、程序员B、硬件C、硬件和软件D、操作系统19、计算机的存储器采用分级方式是为了( )。
BA、方便编程B、解决容量、速度、价格三者之间的矛盾C、保存大量数据方便D、操作方便20、双端口RAM在( )情况下会发生读写冲突。
BA、左端口和右端口的地址码不同。
B、左端口和右端口的地址码相同C、左端口和右端口的数据码不同D、左端口和右端口的数据码相同21、已知单个存储体的存储周期为110ns,总线传输周期为10ns,则当采用低位交叉编址的多模块存储器时,存储体数应( )。
DA、小于11B、等于11C、大于11D、大于等于1122、一个四体并行低位交叉存储器,每个模块的容量是64K*32位,存取周期为200ns,在下述说法中( )是正确的。
DA、在200ns内,存储器能向CPU提供256位二进制信息B、在200ns内,存储器能向CPU提供128位二进制信息C、在50ns内,存储器能向CPU提供32位二进制信息D、以上都不对23、某32位计算机的Cache容量为16KB,Cache行的大小为16B,若主存与Cache地址映像采用直接映像方式,则主存地址为0x1234E8F8的单元装入Cache的地址是( )。
CA、0001 0001 0011 01B、0100 0100 0110 10C、1010 0011 1110 00D、1101 0011 1010 0024、在Cache中,常用的替换策略有:随机法(RAND)、先进先出(FIFO)、近期最少使用法(LRU),其中局部性原理有关的是( )CA、随机法B、先进先出法C、近期最少使用法D、都不是25、某存储系统中,主存容量是cache容量的4096倍,cache被分为64块,当主存地址和cache地址采用直接映射方式时,地址映射表的大小应为( )。
(假设不考虑一致维护和替换算法位)DA、6*4097bitB、64*12bitC、6*4096bitD、64*13bit26、有一主存-cache层次的存储器,其主存容量为1MB,cache容量为16KB,每字块有8个字,每字32位,采用直接映像方式,若主存地址为35301H,且CPU访问cache命中,则在cache的第( )(十进制表示)字块中(cache起始字块为第0字块)。
AA、152B、153C、154D、15127、若由高速缓存、主存和硬盘构成三级存储系统,则CPU访问该存储系统时发送的地址为( )。
CA、高速缓存地址B、虚拟地址C、主存物理地址D、磁盘地址28、为使虚拟存储系统有效地发挥其预期的作用,所运行的程序应具有的特性是( )。
CA、不应含有过多的IO操作B、大小不应小于实际的内存容量C、应具有较好的局部性D、顺序执行的指令不应过多29、关于虚拟存储器,下列说法正确的是( )。
AⅠ、虚拟存储器利用了局部性原理Ⅱ、页式虚拟存储器的页面如果很小,主存中存放的页面数较多,导致缺页频率较低,换页次数减少,最终可以提升操作速度Ⅲ、页式虚拟存储器的页面如果很大,主存中存放的页面数较少,导致页面调度频率较高,换页次数增加,降低操作速度Ⅳ、段式虚拟存储器中,段具有逻辑独立性,易于实现程序的编译、管理和保护,也便于多道程序共享A、Ⅰ、Ⅲ、ⅣB、Ⅰ、Ⅱ、ⅢC、Ⅰ、Ⅱ、ⅣD、Ⅱ、Ⅲ、Ⅳ30、虚拟存储器中的页表有快表和慢表之分,下面关于页表的叙述中正确的是( )。
DA、快表与慢表都存储在主存中,但快表比慢表容量小B、快表采用了优化的搜索算法,因此查找速度快C、快表比慢表的命中率高,因此快表可以得到更多的搜索结果D、快表采用快速存储器件组成,按照查找内容访问,因此比慢表查找速度快31、下列关于虚存的叙述中,正确的是( )。
AA、对应用程序员透明,对系统程序员不透明B、对应用程序员不透明,对系统程序员透明C、对应用程序员、对系统程序员都不透明D、对应用程序员、对系统程序员都透明32、在虚拟存储器中,当程序正在执行时,由( ) 完成地址映射。
DA、程序员B、编译器C、装入程序D、操作系统应用题1、假定某计算机的主存地址空间大小为64KB,按字节编址,Cache采用4路组相联映射、LRU替换和写回策略,能存放4KB数据,主存与cache之间交换的主存块大小为64字节。
请回答下列问题:(1)主存地址字节如何划分要求说明每个字段的含义、位数和主存地址中的位置(2)Cache的总容量有多少位(3)若Cache初始为空,CPU依次从0号地址单元顺序访问到4344号单元,共重复访问6次。
Cache存取时间为20ns,主存存取时间为200ns,试估计CPU访存的平均时间。
1、(1)主存64KB=216所以主存地址位数为16位Cache 4KB=212行数为212/64=26组数为26/4=24所以主存地址为(2)采用写回策略,所以cache每行增加一个修改位,采用LRU替换策略得增加计数器位数因为是四路组相联,所以每行增加2位计数器位(LRU),每行6位标记位,每行1位有效位,所以每行位数为64*8+1+2+6+1=522所以总容量为64*522=33408位(3)块大小为64字节,访问到4344号单元,则访问容量为4345>4096,,4355/64==68块,因此,前0-4095号地址应该都可对应准入cache中,后4096-4344共4个块分别装入 0组、1组、2组、3组替换第0块、1块、2块、3块反复6次所以第一次循环时每块的第一个单元都没命中其后单元命中,未中次数为 68次其后的5次循环,组4-15全命中,而0-3组中的第0行均没全中1、2、3行命中,所以未命中次数为8*5=40次总访存次数为4345*6=26070 未命中次数为68+40=108所以命中率中(26070-108)/26070=%所以平均访问时间为*20ns+*200ns=+1=2、设有一个直接映象方式的cache,其容量为8K字,每块内有为16个字,主存的容量是512K字,求(1) 主存有多少个块多少区(2) 该cache可容纳多少个块Cache 字地址有多少位块号和块内地址各多少位(3) 主存的字地址有多少位区号、区内块号和块内地址各多少位(4) 主存中的第i块映象到cache中哪一个块中(5) 将主存的第513块调入cache,则cache的块号为多少它的区号标志为多少(6) 在上一步的基础上,送出的主存的字地址为04011H时,是否命中2、(1)主存块数512KW/16W=219/24=215块区512K/8K=219/213=26(2)cache块为8K/16=29 cache字地址为13位,块号9位,块内地址4位(3)主存字地址 19位区号 6位区内块号即cache块位9位块内地址4位(4)主存映射到Cache块= i mod 29(5) 主存块块调入,cache块号为513 mod 512=1 区号标志为 1(6) 地址对应cache块号为1 区标志为2没命中3、有一直接映像的cache系统,cache有8个块构成,CPU送出的主存块地址流序列分别为14、18、14、18、8、4、8、和10(十进制)。