微机原理周荷琴版第五章
微机原理第五章练习题及解
微机原理第五章练习题及解一:单项选择题•8028在保护虚地址模式下，虚拟空间为（D。
A:1MB B:2MB C:4MB D:16MB•80486DX和80386相比，内部增加的功能部件是（C。
A:分段部件、分页部件B:预取部件、译码部件C:Cache浮点运算部件D:执行部件、总线接口部件,它要在硬件之间进■虚拟存储器是为了使用户可运行比主存容量大得多的程序行信息动态调度，这种调度是由（D来完成的。
A:硬件B:操作系统C:BIOS D:操作系统和硬•在各种辅存中，除去（D外，大多是便于安装、卸载和携带的。
A:软盘B:CD-ROM C:磁带D:硬盘■硬盘是一种外设，而软盘驱动器属于（C。
A:软盘B:CD-ROM C:磁带D:硬盘•常用的虚拟存储器寻址系统由（A两级存储器组成。
A:主存---- 外存 B:Cach ---- 主存C:Cache --- 主存 D:Cache --- Cache•高速缓存Cache的存取速度（CA:比主存慢、比外存快B:比主存慢、比内部寄存器快C:比主存快、比内部寄存器慢 D:比主存慢、比内部寄存器慢•在 PC机中,CPU访问各类存储器的频率由高到低为（A。
A:高速缓存、主存、硬盘、磁带 B:主存、硬盘、磁带、高速缓存 C:硬盘、主存、磁带、高速缓存 D:硬盘、高速缓存、主存、磁带•下列说法中正确的是（D。
A:EPROM是不能改写的B:EPROM可以改写，所以也是一种读写存储器C:EPROM只能改写一次D:EPROM可以改写,但不能取代读写存储器•目标程序中将逻辑地址转换成物理地址称为（B。
A:存储分配B:地址重定位C:地址保护D:程序移动•高速缓冲存储器Cache的作用是（D。
A:硬盘与主存储器间的缓冲B:软盘盘与主存储器间的缓冲C:CPU与视频设备间的缓冲D:CPU与主存储器间的缓冲•若 256KB的SRAM有8条数据线,则它有（B地址线。
A:8 条 B:18 条 C:20 条 D:256 条• Cach存储器一般采用SRAM,而内存条由（D组成A:ROM B:PROM C:DRAM D:SDRAM•某 SRAM芯片容量为8KX8,组成32KB存储系统所用芯片数为（B A:2 片 B:4 片 C:8 片 D:16 片•呆护模式下程序的最大地址空间是（D。
微型计算机原理与接口技术第五版周荷琴课后答案
微型计算机原理与接口技术第五版周荷琴课后答案【篇一：《微型计算机原理与接口技术》周荷琴_吴秀清(第三版)课后习题答案】现在已演化为以存储器为中心的结构。
2. 微处理器，微型计算机，微型计算机系统有什么联系与区别？答：微处理器是微型计算机系统的核心，也称为cpu（中央处理器）。
主要完成：①从存储器中取指令，指令译码；②简单的算术逻辑运算；③在处理器和存储器或者i/o 之间传送数据；④程序流向控制等。
微型计算机由微处理器、存储器、输入/输出接口电路和系统总线组成。
以微型计算机为主体，配上外部输入/输出设备及系统软件就构成了微型计算机系统。
三者关系如下图：3. 微处理器有哪些主要部件组成？其功能是什么？答：微处理器是一个中央处理器，由算术逻辑部件alu、累加器和寄存器组、指令指针寄存器ip、段寄存器、标志寄存器、时序和控制逻辑部件、内部总线等组成。
算术逻辑部件alu 主要完成算术运算及逻辑运算。
累加器和寄存器组包括数据寄存器和变址及指针寄存器，用来存放参加运算的数据、中间结果或地址。
指令指针寄存器ip 存放要执行的下一条指令的偏移地址，顺序执行指令时，每取一条指令增加相应计数。
段寄存器存放存储单元的段地址，与偏移地址组成20 位物理地址用来对存储器寻址。
标志寄存器flags 存放算术与逻辑运算结果的状态。
时序和控制逻辑部件负责对整机的控制：包括从存储器中取指令，对指令进行译码和分析，发出相应的控制信号和时序，将控制信号和时序送到微型计算机的相应部件，使cpu内部及外部协调工作。
内部总线用于微处理器内部各部件之间进行数据传输的通道。
4. 画一个计算机系统的方框图，简述各部分主要功能。
答：计算机系统由硬件（hardware）和软件（software）两大部分组成。
硬件是指物理上存在的各种设备，如显示器、机箱、键盘、鼠标、硬盘和打印机等，是计算机进行工作的物质基础。
软件是指在硬件系统上运行的各种程序、数据及有关资料。
微机原理与接口技术课件第五章ppt课件
(2) 8086CPU与典型存储器的连接
a.8086CPU与只读存储器的连接 b.8086CPU与静态RAM（SRAM）的连接
c.8086CPU与动态RAM（DRAM）的连 接
§5.3主存储器扩展技术
1、存储器容量的形成
（1）用2114组成1K×8位RAM（位扩展）
来自译码 A9 ～ A0 地址总线
数 D0 据 总 线 D7
CS
AC9-SA0
/
2114 1K×4
I/O
CS
/ AC9S-A0
2114
1K×4 I/O
用 2114 组成 1K×8 位 RAM
（2）用2114组成2K×8位RAM （位、字节 扩展）
（组1）
/Y3
译码器 /Y2
A15A14
/Y1 /Y0
锁存器
A13A1
2764 2764 2764 2764 6164 6164 6164 6164 /BHE A0
D15D0
驱动器 D7-D0
D15D8
后面内容直接删除就行 资料可以编辑修改使用 资料可以编辑修改使用
资料仅供参考，实际情况实际分析
主要经营：课件设计，文档制作，网络软件设计、 图文设计制作、发布广告等
A10 （组2）
A10
1
A9 ～ A0 地址总线
数 D0 据 总 线 D7
CS
2114 1K×4
I/O
CS
2114 1K×4
I/O
CS
2114 1K×4
I/O
CS
2114 1K×4
I/O
2、存储器的寻址 线选法 、全译码片选法、局部译码片选法
微机原理及接口技术第五章
5.8255A的编程及应用举例 （1）8255A的控制字
①工作方式控制字8255A有三种工作方式，即方式0、方式1和方式2。工作方式控
制字的格式如右图。
5.1可编程并行通信接口芯片8255A
5.1.2 可编程并行接口芯片8255A 5.8255A的编程及应用举例 （1）8255A的控制字
5.2计数器/定时器8253
5.2.2 8253的内部结构
1.数据总线缓冲器
它是8253用于和CPU数据总线接口的8位双向三态缓冲器。通过它CPU可用 IN/OUT指令向8253写方式控制字、向8253某计数器写计数值或从8253某计 数器读计数值。
当数据输出缓冲器为空时，接口将READY线置“1”，以及向CPU发出中 断请求信号。CPU用OUT指令或执行中断服务输出数据，把数据送到输出缓
冲器中，接口将清除READY位，并将数据输出准备就绪线置位，通知输出设
备作好接收数据准备。当设备准备好接收数据时就取走数据，然后送回数据 输出应答信号，接口据此撤销数据输出准备就绪信号，并再一次将READY线
5.1可编程并行通信接口芯片8255A
5.1.2 可编程并行接口芯片8255A
（2）方式1———选通输入/输出方式
②选通输出方式—— 方式1时输出端口对应的控制信号，如下图。OBF:输出缓冲器 满信号，输出，低电平有效。 ACK:外设响应信号，输入，低电平有效。INTR:中断请求 信号，输出，高电平有效。NTE:中断允许信号。
当接口接收到数据时，向CPU发出READY信号以及中断请求信号。CPU通过
执行IN指令或执行中断服务，将接口中输入缓冲器的数据读进CPU内部。在C PU得到数据后，接口将清除READY信号，并将数据线置成高阻状态，表明输
[计算机硬件及网络]《微型计算机原理及应用》第五章-处理器总线时序和系统总线教学教材
![[计算机硬件及网络]《微型计算机原理及应用》第五章-处理器总线时序和系统总线教学教材](https://img.taocdn.com/s3/m/979fd56f941ea76e58fa04f8.png)
5.1 8086的引脚功能
(13) RESET系统复位信号
输入，高电平有效，必须保持至少４个时钟周期
CPU中的部分
内容
标志位
清除
指令指针(IP)
0000H
4T
CS寄存器
FFFFH
DS寄存器
0000H
SS寄存器
0000H
ES寄存器
0000H
指令队列
空
复位重新启动后，第一条指令地址FFFF0H。
20
个或多个微处理器，其中一个主处理器就是8086或8088， 其它的处理器称协处理器，协助主处理器工作。 需要总线控制器来变换和组合控制信号。
5
5.1 8086的引脚功能
1. 最小模式
系统中只有8086一个微处理器，所 有的总线控制信号均由8086产生，系统 的总线控制信号被减至最少。
6
5.1 8086的引脚功能
23
5.1 8086的引脚功能
(18) TEST测试信号
输入，低电平有效，与WAIT指令配合使用。
WAIT指令
No TEST有效？ Yes
执行后续指令
24
5.1 8086的引脚功能
(19) CLK系统时钟输入信号
最大时钟频率为5MHZ，占空比1/3。
(20) GND地和VCC电源引脚
地址/数据线
非屏蔽中断 可屏蔽中断请求
最小最大模式控制 MN地/M址X/状=1态,最线小模式 读信M号N/MX=0,最大模式
总线保持请求信号 存储总器线/I保O控持制相信应号信号 M写/信IO号=1,选中存储器 M数/I据O=发0,送选/中接I收O接信口号 数据D允T/许R=信1号,发送
D地T址/R允=0许,接信收号 测试准或信备I/O号好中设:信执断备号行响准:W应表备A信示好IT号内，指存令， CP可U处以于进空行转数等据待传;输。
微机原理(第五章 定时计数器)
VCC
WR RD CS A1 A0 CLK2 OUT2 GATE2 CLK1 GATE1 OUT1
8253
8253定时/计数器引脚图
2013-9-22 11
1. 计数器
预置寄存器
计数初值存于预置寄存器； CLK OUT 在计数过程中， 减1计数器 减法计数器的值不断递减， GATE 而预置寄存器中的预置不变。 输出锁存器用于写入锁存命令时， 输出锁存器 锁定当前计数值
2013-9-22
17
3.读取计数值
• 对8位数据线，读取16位计数值需分两次 • 计数在不断进行，应该将当前计数值先行 锁存，然后读取：
– 向控制字I/O地址：给8253写入锁存命令 – 从计数器I/O地址：读取锁存的计数值。
读取计数值，要注意读写格式和计数数制
2013-9-22
18
4. 8253的编程命令
2013-9-22 13
3.与处理器接口
• • • • • D0 ~ D7 数据线 A0 ~ A1 地址线 CS* 片选信号 RD* 读信号 WR* 写信号
CS* A1 A0 0 0 0 0
2013-9-22
00 计数器0
A1A0= 01 计数器1 10 计数器2
11 控制字寄存器
系统机
I/O地址 40H 41H 42H 43H 读操作RD* 读计数器0 读计数器1 读计数器2 无操作 写操作WR* 写计数器0 写计数器1 写计数器2 写控制字
初始化 1）写入控制字 2）按控制字要求写入计数初值
例：设三个计数器的端口地址为70H、71H、72H， 控制端口地址73H。计数器0，工作模式2，仅使用 低8位，初值为100，计数值使用二进制。
只读写低字节
微机原理 第5章6章习题
；送基和当前地址高８位
； 210=1024送基本和当前字节计数初
；送基本和当前字节计数初值高８位
写入方式字：数据块传送，地址增量，禁止自动预置，写传 送，选择通道0
MOV OUT MOV OUT AL，10000100B 0BH，AL AL，00H 0AH，AL
写入屏蔽字：通道0屏蔽位清0
写入命令字： DACK 和DREQ为高电平，固定优先级，非存储 器间传送
A） 中断指令 B） 串操作指令 C） 输入/输 出指令 D） MOV指令 中断指令，串操作指令，MOV指令处理CPU内部寄 存器信息的．
• 3.如果认为CPU等待设备的状态信号是处于非工作状态(即踏 步等待),那么,在下面几种主机与设备数据传送方式中, Ａ 主 机与设备是串行工作的, Ｂ 主机与设备是并行工作 的, Ｃ 主程序与外围设备是并行运行的。 A) 程序查询方式; B) 中断方式; C) DMA方式 串行工作：按照时间顺序依次工作． 并行工作：同一时间处理多个工作． 并行运行：两个设备在同一时间一起运行的． 查询方式只要查询到一个外设空闲，就立即运行，不会在乎其 他外设的情况．运行完成后才查询另一个外设． 中断方式：同时有多个外设在运行．中断中还有中断． 和我们的边听歌，边看网页是一样的． DMA方式：由DMA和外设打交道，CPU处理另外的事情．因此， CPU的主程序和外设是并行工作的。
第5章习题
Байду номын сангаас
第五章
• 1、内存储器是计算机系统中的 存储 装置，用 来存放 程序 和 数据 。 • 2、半导体存储器分为 只读存储器ROM 和 随机存取存储器RAM 。 • 3、半导体存储器的性能指标 包括 存储容量 、 存取时间 、 功耗 、 可靠性 。 • 4 、将存储器与系统相连的译码片选方式有 线选 法和 地址译码选择 法。 • 5、 对2817A进行读操作，其引脚 = 0 ， = 1 ， = 0 。
微型计算机原理与接口技术第五版周荷琴课后答案
微型计算机原理与接口技术第五版周荷琴课后答案【篇一：《微型计算机原理与接口技术》周荷琴_吴秀清(第三版)课后习题答案】现在已演化为以存储器为中心的结构。
2. 微处理器，微型计算机，微型计算机系统有什么联系与区别？答：微处理器是微型计算机系统的核心，也称为cpu（中央处理器）。
主要完成：①从存储器中取指令，指令译码；②简单的算术逻辑运算；③在处理器和存储器或者i/o 之间传送数据；④程序流向控制等。
微型计算机由微处理器、存储器、输入/输出接口电路和系统总线组成。
以微型计算机为主体，配上外部输入/输出设备及系统软件就构成了微型计算机系统。
三者关系如下图：3. 微处理器有哪些主要部件组成？其功能是什么？答：微处理器是一个中央处理器，由算术逻辑部件alu、累加器和寄存器组、指令指针寄存器ip、段寄存器、标志寄存器、时序和控制逻辑部件、内部总线等组成。
算术逻辑部件alu 主要完成算术运算及逻辑运算。
累加器和寄存器组包括数据寄存器和变址及指针寄存器，用来存放参加运算的数据、中间结果或地址。
指令指针寄存器ip 存放要执行的下一条指令的偏移地址，顺序执行指令时，每取一条指令增加相应计数。
段寄存器存放存储单元的段地址，与偏移地址组成20 位物理地址用来对存储器寻址。
标志寄存器flags 存放算术与逻辑运算结果的状态。
时序和控制逻辑部件负责对整机的控制：包括从存储器中取指令，对指令进行译码和分析，发出相应的控制信号和时序，将控制信号和时序送到微型计算机的相应部件，使cpu内部及外部协调工作。
内部总线用于微处理器内部各部件之间进行数据传输的通道。
4. 画一个计算机系统的方框图，简述各部分主要功能。
答：计算机系统由硬件（hardware）和软件（software）两大部分组成。
硬件是指物理上存在的各种设备，如显示器、机箱、键盘、鼠标、硬盘和打印机等，是计算机进行工作的物质基础。
软件是指在硬件系统上运行的各种程序、数据及有关资料。
微机原理及接口技术课件第5章 存储器
引脚号
2764
27128
27256
27512
引脚号
2764
27128
27256
27512
1
VPP
VPP
VPP
A15
15
D3
D3
D3
D3
2
A12
A12
A12
A12
16
D4
D4
D4
D4
3
A7
A7
A7
A7
17
D5
D5
D5
D5
4
A6
A6
A6
A6
18
D6
D6
D6
D6
5
A5
A5
A5
A5
19
D7
D7
D7
D7
6
A4
例如：6264静态RAM的容量为8K x 8bit NMC41257的容量为256K x 1bit
某一芯片有多少个存储单元，每个存储单元存储若干位，由于其数值一般 都比较大，存储容量常以字节（Byte）表示。因此常以K表示210，以M表示 220，G表示230。如256KB等于256×210×8bit，32MB等于32×220×8bit。
A4
行 译
存储器阵列
VCC
…
…
码
128x128
GND
A10
WE
I/O1
…
…
…
输入数 据控制
列I/O 列译码
OE
I/O8
CE
…
… …
…
CE
1
WE
0 0
＆ 0
A0A1A2A3
0