数电-第七章-第2部分随机存取存储器(RAM)讲解
合集下载
数字电路第七章
第七章半导体存储器7.1 随机存取存储器（RAM）RAM的基本结构RAM的存储单元RAM的容量扩展RAM的芯片介绍7.2 只读存储器（ROM）ROM的分类ROM的结构及工作原理ROM的应用ROM的容量扩展存储器的基本概念存储器——用以存储二进制信息的器件。
半导体存储器的分类：根据使用功能的不同，半导体存储器可分为两大类：（1）随机存取存储器（RAM）也叫做读/写存储器。
既能方便地读出所存数据，又能随时写入新的数据。
RAM的缺点是数据易失，即一旦掉电，所存的数据全部丢失。
（2）只读存储器（ROM）。
其内容只能读出不能写入。
存储的数据不会因断电而消失，即具有非易失性。
存储器的容量：存储器的容量=字长（n）×字数（m）一．RAM 的基本结构由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。
7.1 随机存取存储器（RAM ）存储矩阵读/写控制器地址译码器地址码输片选读/写控制输入/输出······11&&G G G CS R/W3451G DDI/OG 24. 片选及输入/输出控制电路当选片信号CS ＝1时，G 5、G 4输出为0，三态门G 1、G 2、G 3均处于高阻状态，I/O 端与存储器内部完全隔离，存储器禁止读/写操作，即不工作。
当CS ＝0时，芯片被选通：当R /W ＝1时，G 5输出高电平，G 3被打开，被选中的单元所存储的数据出现在I/O 端，存储器执行读操作；当R /W ＝0时，G 4输出高电平，G 1、G 2被打开，此时加在I /O 端的数据以互补的形式出现在内部数据线上，存储器执行写操作。
三．RAM 的容量扩展1．位扩展用8片1024（1K ）×1位RAM 构成的1024×8位RAM 系统。
1024×1RAM A A AR/W CS01...I/O I/O ...1024×1RAM A A AR/W CS01...I/O I/O 1024×1RAM A A AR/W CS019...I/O I/O ...A A 01017999A CSR/W2．字扩展..A C Y Y G G 0B G 17....Y 174LS138+5VA 122A 2B1024×8RAMA A AR/W CS01...I/O ...1024×8RAMA A AR/W CS01...1024×8RAMA A AR/W CS019...I/O A A 01R/W17999A 0I/O 0I/O 0I/O I/O 1I/O 1I/O 17I/O 7I/O 7I/O ...............A 11A 10例：用8片1K ×8位RAM 构成的8K ×8位RAM 。
7数字电子技术基础第七章
通常将每个输出代码叫一个“字”，并把 W0—W3叫做字线，把D0—D3叫做位线（或数据 线），而A1、A0称为地址线。输出端的缓冲器用来 提高带负载的能力，并将输出的高、低电平变换为
标准的逻辑电平。同时，通过给定 EN 信号实现对 输出的三态控制。
在读取数据时，只要输入指定的地址码并
令 EN = 0 ，则指定地址内各存储单元所存数据就会出现 在数据线上.
相当 于负 载电 阻
2、可编程只读存储器(PROM)
在开发数字电路新产品的过程中，设计人员经常 需要按照自己的设想得到存有所需内容的ROM。这 时可通过将所需内容自行写入PROM而得到要求的 ROM。
PROM的总体结构与掩模ROM一样，同样由存 储矩阵、地址译码器和输出电路组成。不过在出厂 时已经在存储矩阵的所有交叉点上全部制作了存储 元件，即相当于在所有存储单元中都存入了1。
由于计算机处理的数据量越来越大，运算速度越 来越快，这就要求存储器具有更大的存储容量和更快 的存取速度 。通常都把存储量和存取速度作为衡量存 储器性能的重要指标。目前动态存储器的容量已达位 109位/片。一些高速随机存储器的存取时间仅10ns左 右。
一、半导体存储器的分类 1、以存、取功能分 ：
只读存储器（Read-Only Memory，简称 ROM） 随机存储器（Random Access Memory，简称RAM）
3 、 可擦除可编程只读存储器（EPROM）
由于可擦除的可编程ROM(EPROM)中存 储的数据可以擦除重写，因而在需要经常修改 ROM中内容的场合，经常使用EPROM。分:
紫外线擦除的EPROM，也称UVEPROM。 电信号可擦除的EPROM 简称E 2 PROM 快闪存储器（Flash Memory）
标准的逻辑电平。同时，通过给定 EN 信号实现对 输出的三态控制。
在读取数据时，只要输入指定的地址码并
令 EN = 0 ，则指定地址内各存储单元所存数据就会出现 在数据线上.
相当 于负 载电 阻
2、可编程只读存储器(PROM)
在开发数字电路新产品的过程中，设计人员经常 需要按照自己的设想得到存有所需内容的ROM。这 时可通过将所需内容自行写入PROM而得到要求的 ROM。
PROM的总体结构与掩模ROM一样，同样由存 储矩阵、地址译码器和输出电路组成。不过在出厂 时已经在存储矩阵的所有交叉点上全部制作了存储 元件，即相当于在所有存储单元中都存入了1。
由于计算机处理的数据量越来越大，运算速度越 来越快，这就要求存储器具有更大的存储容量和更快 的存取速度 。通常都把存储量和存取速度作为衡量存 储器性能的重要指标。目前动态存储器的容量已达位 109位/片。一些高速随机存储器的存取时间仅10ns左 右。
一、半导体存储器的分类 1、以存、取功能分 ：
只读存储器（Read-Only Memory，简称 ROM） 随机存储器（Random Access Memory，简称RAM）
3 、 可擦除可编程只读存储器（EPROM）
由于可擦除的可编程ROM(EPROM)中存 储的数据可以擦除重写，因而在需要经常修改 ROM中内容的场合，经常使用EPROM。分:
紫外线擦除的EPROM，也称UVEPROM。 电信号可擦除的EPROM 简称E 2 PROM 快闪存储器（Flash Memory）
随机存取存储器(RAM)
YANGTZE NORMAL UNIVERSITY
五、快闪存储器 Flash Memory
与EPROM的区别是: 1.闪速存储器存储单元
MOS管的源极N+区大于 漏极N+区，而SIMOS管 的源极N+区和漏极N+区 是对称的；
2. 浮栅到P型衬底间的 氧化绝缘层比SIMOS管 的更薄。
YANGTZE NORMAL UNIVERSITY
1011111 1110000 ROM 1 1 1 1 1 1 1
m9 1 1 1 0 0 1 1
CS
0000000
OE
0000000
0000000
0000000
0000000
0000000
D1 a
D2 b D3 c D4 d D5 e D6 f D7 g
ROM
这些单元不用
YANGTZE NORMAL UNIVERSITY
存储或 矩阵
位线 EN
D3
D2
输出缓
D1
D0
冲器
YANGTZE NORMAL UNIVERSITY
2、 三极管ROM和NMOS管ROM
+VDD
00 Y0
A1
A1
+5V
01
A0
A0
Y1
Y2 10 地址 译码器
11 Y3
EN
D3
D2
D1
D0
YANGTZE NORMAL UNIVERSITY
二、可编程ROM（PROM）
只读存储器，工作时其存储的内容 固定不变。且只能读出，不能随时写入。 工作时，将一个给定的地址码加到ROM 的地址输入端，便可在它的输出端得到 一个事先存入的确定数据。
第七章 存储器
存储器的应用一、二
1.存储数据、程序
2.实现逻辑函数
例7.4 试用ROM实现下列各函数：
Y1 ABC ABC ABC ABC
Y2 BC CA
Y3 ABCD ABCD ABCD ABCD ABCD ABCD
Y4 ABC ABD ACD BCD
作业
P147 7.RAM存储矩阵共需要32根行选择线X0~X31和8根列选择线Y0~Y7。
2）地址译码
23=8
25=32
1 A0
1 A1 1 A2
译
1 A3
码
1 A4
器
000 A5 A6 A7
译码器
位线
……
字线
A7~A0=00011111时，选中哪个单元?
[31，0]
▲ 因此，该RAM存储矩阵共需要5+3根地址线A7~A0即可全部寻址。
2. 动态存储单元DRAM
SRAM是利用双稳态触发器来保存信息的，只要不断电，信息是不会 丢失的，所以谓之静态；
DRAM利用MOS （金属氧化物半导体）电容存储电荷来储存信息，电 容是会漏电的，所以必须通过不停的给电容充电来维持信息，这个充电 的过程叫再生或刷新（REFRESH）。由于电容的充放电是需要相对较长 的时间的，DRAM的速度要慢于SRAM。但SRAM免刷新的优点需要较复杂的 电路支持，如一个典型的SRAM的存储单元需要六个晶体管（三极管）构 成，而DRAM的一个存储单元最初需要三个晶体管和一个电容，后来经过 改进，就只需要一个晶体管和一个电容了。由此可见，DRAM的成本、集 成度、功耗等明显优于SRAM。
N=总存储容量/一片存储容量= 256 4 =8（片） 64 2
先位扩展: 64×2RAM64×4RAM，需两片64×2RAM组成64×4RAM；
随机存取存储器
静态RAM芯片IS61LV25616 存储容量：256K×16bit
◇ 动态存储单元的优点是集成度高，容量大、功耗低，但 速度较慢，使用起来不如SRAM方便。以动态存储单元 为基础的RAM称动态RAM（Dynamic RAM, DRAM）。
动态RAM芯片HY57V2562GTR 存储容量：16M×16bit
数字电路与逻辑设计
授课教师：陈东 电路与电子技术基础教学部
本次授课内容 —— 随机存取存储器（RAM）
RAM的基本知识 RAM的存储器结构 RAM的存储单元 RAM的容量扩展
RAM的基本知识
随机存取存储器（Random access memory,RAM），简称 随机存储器，它属于半导体存储器的一种，可以直接从其中 任一单元读出或存入数据，且存取数据时间与数据所在位置 无关。
RAM的存储单元——MOS静态存储单元
行门控管 基本R-S触发器 列门控管
RAM的存储单元——MOS动态存储单元
预 充 电 过 程
预充电结束后，电容上载有电荷。
1
读1 过 程
此电容预存有电 荷
读 出 1
1 1
选通Yj
1 放电回路 此电容已 存有1
0
1
读1 过 程
此电容预存有电
读
荷
出
0
1
0
1 放电回路 选通Yj
此电容已 此电存容有预0 存有1
电荷 1
1
写1 过1 程
充
电
1
回
路
1 数据
在不对本单元进行读、写时，为长期保存数据
，必须不断刷新。方法是：
刷
新
过
程
预
读
写
作
★ 静态存储单元和动态存储单元的对比：
◇ 动态存储单元的优点是集成度高，容量大、功耗低，但 速度较慢，使用起来不如SRAM方便。以动态存储单元 为基础的RAM称动态RAM（Dynamic RAM, DRAM）。
动态RAM芯片HY57V2562GTR 存储容量：16M×16bit
数字电路与逻辑设计
授课教师：陈东 电路与电子技术基础教学部
本次授课内容 —— 随机存取存储器（RAM）
RAM的基本知识 RAM的存储器结构 RAM的存储单元 RAM的容量扩展
RAM的基本知识
随机存取存储器（Random access memory,RAM），简称 随机存储器，它属于半导体存储器的一种，可以直接从其中 任一单元读出或存入数据，且存取数据时间与数据所在位置 无关。
RAM的存储单元——MOS静态存储单元
行门控管 基本R-S触发器 列门控管
RAM的存储单元——MOS动态存储单元
预 充 电 过 程
预充电结束后，电容上载有电荷。
1
读1 过 程
此电容预存有电 荷
读 出 1
1 1
选通Yj
1 放电回路 此电容已 存有1
0
1
读1 过 程
此电容预存有电
读
荷
出
0
1
0
1 放电回路 选通Yj
此电容已 此电存容有预0 存有1
电荷 1
1
写1 过1 程
充
电
1
回
路
1 数据
在不对本单元进行读、写时，为长期保存数据
，必须不断刷新。方法是：
刷
新
过
程
预
读
写
作
★ 静态存储单元和动态存储单元的对比：
7.3-RAM
动态RAM（DRAM） 优点：存储单元所用的管子数目少,功耗小,集成度高。 缺点：需不断刷新，刷新过程不能读写数据；读写时间慢 于SRAM 。
一、静态RAM
1、SRAM的基本结构
SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成.
… …
A0
A1
行
地
址
译
码
器
Ai
Ai+1 An-1 CS R/W
…
OI00
I/ O
1024×1(0)
AA01 A0A1 …A9R/WCS . .
A9
R /01W 0CS
IO11
I/ O
1024×1(1) …
IO77 D0D7
I/ O
1024×1(7)
A0A1…A9 R/WCS
A0A1…A9 R/WCS
二、字扩展（增加地址端个数）
总存储容量 N 一片存储容量
字扩展可以利用外加译码器控制芯片的片选CS端来实现。 ①各片RAM对应的数据线、读/写线对应并联； ②低位地址线也并联接起来； ③要增加的高位地址线，通过译码器译码，将其输出分别接至 各片的片选控制端。
n条地址线 2n条字线 为2n个字提供地址 存储器的字数最多为2n个
1k=1024=210 1M=1024k 1G=1024M
实际应用中，常将两种方法结合使用，以达到字、位均扩展 的要求。因此，无论需要多大容量的存储系统，均可以利用 容量有限的存储器芯片，通过位数和字数的扩展来构成。
【练习】用1k×4 位的RAM扩展为4k×8 位的RAM。
RAM 芯片举例
A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 CGSND OE
V7
一、静态RAM
1、SRAM的基本结构
SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成.
… …
A0
A1
行
地
址
译
码
器
Ai
Ai+1 An-1 CS R/W
…
OI00
I/ O
1024×1(0)
AA01 A0A1 …A9R/WCS . .
A9
R /01W 0CS
IO11
I/ O
1024×1(1) …
IO77 D0D7
I/ O
1024×1(7)
A0A1…A9 R/WCS
A0A1…A9 R/WCS
二、字扩展（增加地址端个数）
总存储容量 N 一片存储容量
字扩展可以利用外加译码器控制芯片的片选CS端来实现。 ①各片RAM对应的数据线、读/写线对应并联； ②低位地址线也并联接起来； ③要增加的高位地址线，通过译码器译码，将其输出分别接至 各片的片选控制端。
n条地址线 2n条字线 为2n个字提供地址 存储器的字数最多为2n个
1k=1024=210 1M=1024k 1G=1024M
实际应用中，常将两种方法结合使用，以达到字、位均扩展 的要求。因此，无论需要多大容量的存储系统，均可以利用 容量有限的存储器芯片，通过位数和字数的扩展来构成。
【练习】用1k×4 位的RAM扩展为4k×8 位的RAM。
RAM 芯片举例
A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 CGSND OE
V7
单片机的RAM存储器详解
单片机的RAM存储器详解随着计算机技术的不断发展，单片机作为一种集成电路芯片，在嵌入式系统中得到了广泛的应用。
而在单片机中，RAM存储器是一种非常重要的组成部分，它承担着临时存储数据的功能。
本文将详细解析单片机的RAM存储器，包括其定义、分类、特性以及应用等方面。
一、RAM存储器的定义RAM（Random Access Memory）即随机存取存储器，它是一种电子数字式存储器，能够按任意顺序访问其中的存储单元。
与之相对应的是ROM（Read-Only Memory），只能读取而不能写入。
二、RAM存储器的分类根据存储单元内容的易失性，RAM存储器可以分为静态RAM （SRAM）和动态RAM（DRAM）两种。
1. 静态RAM静态RAM采用存储单元由触发器构成，存储单元内部无需再进行刷新操作。
它的特点是读写速度快，但占用的空间较大。
静态RAM广泛应用于高性能嵌入式系统，如通信设备、计算机内存等。
2. 动态RAM动态RAM的存储单元由电容构成，需要定期刷新来保持数据的稳定。
它的特点是存储单元内部简单，占用空间小，但读写速度较慢。
动态RAM主要应用于低成本的嵌入式系统，如消费电子产品中的视频游戏机、智能手机等。
三、RAM存储器的特性RAM存储器有以下几个主要特性：1. 随机读写：RAM存储器可以根据地址直接读写数据，不需要按顺序进行操作。
2. 数据易失性：RAM存储器是易失性存储器，即断电后存储的数据会丢失。
因此，在单片机使用RAM存储数据时，需要特别注意数据的备份和保护。
3. 存储密度高：RAM存储单元内部结构简单，实现的存储密度较高。
4. 读写速度快：相比于ROM存储器，RAM存储器的读写速度更快，适合对数据进行频繁读写的应用场景。
四、RAM存储器的应用RAM存储器在单片机中广泛应用于各种需要临时存储数据的场景，下面是一些常见的应用：1. 作为程序存储器：在单片机中，RAM存储器可以用作存储程序代码，这种方式被称为RAM执行。
数字电路PPT课件第七章
BWSx Mode
控制和写逻辑
D 数据寄存器 CE Q
512K*36/1M*8 存储阵列
输出寄 存器和 逻辑
DQx DPx
OE
流水线 SRAM
7.2 随机存取存储器（RAM）
在流水SSRAM 中，四字的突 发读周期需要 5个时钟，而 标准的SSRAM 则用4个周期
为了避免总 线的竞争， 从写到读的 转换过程， 流水SRAM要 求有一个周 期的延时。
WE DIN
tWCS
tWCH
tWP
tDS
tDH
有效数据输入
DRAM写操作
7.2 随机存取存储器（RAM）
③. DRAM刷新
DRAM存储器单元是电容器，它所包含的电荷可随着时间 泄漏掉，导致数据丢失。为了防止这一现象发生，必须 对DRAM进行刷新，即必须周期性地在各个存储器单元上 再存储电荷。
刷新周期是指特定的时间周期，在这一周期中DRAM阵 列中的所有行必须被激活和预充电（刷新）；刷新间 隔是各行刷新操作之间的时间周期，这里假设各行刷 新操作的时间分配是均匀的。刷新率定义为刷新时间 除以所需的周期数。
精选ppt1972随机存取存储器ram流水式srampipelinedsram流水线sram在存储和输出之间加了一级寄存器输出通道中的寄存器可以使管线式sram比标准的sram有更高的时钟频率但是会造成更大的延时流水线sram控制和写逻辑存储阵列输出寄逻辑数据寄存器精选ppt2072随机存取存储器ram流水线式ssram与同步sram在流水ssram中四字的突发读周期需要个时钟而标准的ssram则用个周期为了避免总线的竞争从写到读的转换过程流水sram要求有一个周期的延时精选ppt2172随机存取存储器ram特殊的sramfifo一种fifo结构示意阵列4096字18位写数据寄存器写脉冲产生器读地址计数器读数据寄存器标志产生逻辑读数据写数据精选ppt2272随机存取存储器ram多端口srammultiportsrams个端口的sram存储端口2地址译码逻辑存储阵列端口1地址译码逻辑端口4地址译码逻辑端口3地址译码逻辑精选ppt2372随机存取存储器ram动态存储器dramdram存储单元结构dramdynamicram动态ram是利用电容电荷而不是反馈环路来存储信息的但是所存储的内容会因为电荷的泄漏而丢失必须对单元进行周期性地读取和刷新
控制和写逻辑
D 数据寄存器 CE Q
512K*36/1M*8 存储阵列
输出寄 存器和 逻辑
DQx DPx
OE
流水线 SRAM
7.2 随机存取存储器（RAM）
在流水SSRAM 中，四字的突 发读周期需要 5个时钟，而 标准的SSRAM 则用4个周期
为了避免总 线的竞争， 从写到读的 转换过程， 流水SRAM要 求有一个周 期的延时。
WE DIN
tWCS
tWCH
tWP
tDS
tDH
有效数据输入
DRAM写操作
7.2 随机存取存储器（RAM）
③. DRAM刷新
DRAM存储器单元是电容器，它所包含的电荷可随着时间 泄漏掉，导致数据丢失。为了防止这一现象发生，必须 对DRAM进行刷新，即必须周期性地在各个存储器单元上 再存储电荷。
刷新周期是指特定的时间周期，在这一周期中DRAM阵 列中的所有行必须被激活和预充电（刷新）；刷新间 隔是各行刷新操作之间的时间周期，这里假设各行刷 新操作的时间分配是均匀的。刷新率定义为刷新时间 除以所需的周期数。
精选ppt1972随机存取存储器ram流水式srampipelinedsram流水线sram在存储和输出之间加了一级寄存器输出通道中的寄存器可以使管线式sram比标准的sram有更高的时钟频率但是会造成更大的延时流水线sram控制和写逻辑存储阵列输出寄逻辑数据寄存器精选ppt2072随机存取存储器ram流水线式ssram与同步sram在流水ssram中四字的突发读周期需要个时钟而标准的ssram则用个周期为了避免总线的竞争从写到读的转换过程流水sram要求有一个周期的延时精选ppt2172随机存取存储器ram特殊的sramfifo一种fifo结构示意阵列4096字18位写数据寄存器写脉冲产生器读地址计数器读数据寄存器标志产生逻辑读数据写数据精选ppt2272随机存取存储器ram多端口srammultiportsrams个端口的sram存储端口2地址译码逻辑存储阵列端口1地址译码逻辑端口4地址译码逻辑端口3地址译码逻辑精选ppt2372随机存取存储器ram动态存储器dramdram存储单元结构dramdynamicram动态ram是利用电容电荷而不是反馈环路来存储信息的但是所存储的内容会因为电荷的泄漏而丢失必须对单元进行周期性地读取和刷新
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
信息工程学院 1. RAM存储单元 • 静态SRAM(Static RAM)
Xi (行选择线)
本单元门控制管:控 制触发器与位线的 接通。Xi =1时导通
VDD VGG 存储 单元 T6
来自行地址译码 器的输出
T3 位 线 T5 T1
T4 T2
B
来自列地址译码 器的输出
数 据 线 D
T7
双稳态存储单元 电路
（b）
信息工程学院 3.SRAM的写操作及时序图 写操作时序图
tWC 地址 CE WE tSA 地址有效 tSCE tAW tSD 数据 输入数据有效
tWC 地址 CE WE tSA 数据 tAW tSD 输入数据有效 tHD tHA 地址有效
tHA tHD
信息工程学院
7.2.2 同步静态随机存取存储器（SSRAM）
片 选 无 效
开始 I/O输 I/O输 读A4 出A4 入A5 地址 数据; 数据; 单元 开始 开始 数据 写A5 写A6 数据, 数据
I/O输 出A6 数据; 开始 读A7 数据
ADV=1:丛发模式读写 丛发模式读写模式：在有新地址输入后,自动产生后续地址 进行读写操作,地址总线让出
1 CP CE ADV WE A I/O A1 A2
信息工程学院 32K×8位存储器系统的地址分配表
各 RAM 芯片 Ⅰ
译码器 有效输 出端
扩展的地 址输入端 A14 A13 0 0
8K×8位RAM芯片地址输入端
A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
对应的十 六进制地 址码
0000H 0001H 0002H ┇ 1FFFH 2000H 2001H 2002H ┇ 3FFFH 4000H 400H 4002H ┇ 5FFFH 6000H 6001H 6002H ┇ 7FFFH
0000H 0001H 0002H ┇ 1FFFH
2000H 2001H 2002H ┇ 3FFFH 4000H 400H 4002H ┇ 5FFFH 6000H 6001H 6002H ┇ 7FFFH
A0 CE1
A1
2
D0
RAM1 D 7
A0 CE1
A 7
A0 CE1
2
D0
A1 RAM1 D7
信息工程学院
7.2 随机存取存储器（RAM）
7.2.1 静态随机存取存储器(SRAM) 7.2.2 同步静态随机存取存储器（SSRAM） 7.2.3 动态随机存取存储器 7.2.4 存储器容量的扩展
信息工程学院
7.2 随机存取存储器（RAM）
7.2.1 静态随机存取存储器(SRAM) 1 SRAM 的基本结构
Ⅱ
Y1
0 1
Ⅲ
Y2
1 0
Ⅳ
Y3
1 1
信息工程学院
CE WE
D7D0
8
8K8 位 （Ⅰ） 13 A12A0 CE A14 A13 A1 A0 Y0 Y1 WE D7D0 8
74139 Y2 Y3 EN
8K8 位 （Ⅱ） 13 A12A0 CE WE D7D0 8
8K8 位 （Ⅲ） 13 A12A0 CE WE A12A0 13 D7D0 8 8 D7D0
CP CE ADV WE A I/O
A1 A2 O(A1) A3 O(A2) O(A3) A4 A5 O(A4) A6 I (A5) A7 I (A6) A8 O(A7) I (A8) A9
读A1 地址 单元 数据
I/O输 出A1 数据; 开始 读A2 数据
I/O输 出A2 数据; 开始 读A3 数据
CE WE
读写控制 逻辑
I /O
寄存各种使能控制信号，生成最终的 内部读写控制信号； OE
寄存要写入的 数据
信息工程学院 ADV=0:普通模式读写
WE =0:写操作 WE =1:读操作
普通模式读写模式:在每个时钟有效沿锁存输入信号,在一 个时钟周期内,由内部电路完成数据的读(写)操作。
1 2 3 4 5 6 7 8 9 10 11
WE 8K8 位 （Ⅳ） 13 A12A0
字数的扩展可以利用外加译码器控制存储器芯片的片选输入 端来实现。
丛发 模式 重新 读A2 中的 数据
信息工程学院
SSRAM的使用特点： 在由SSRAM构成的计算机系统中，由于在时钟
有效沿到来时，地址、数据、控制等信号被锁
存到SSRAM内部的寄存器中，因此读写过程的 延时等待均在时钟作用下，由SSRAM内部控制 完成。此时，系统中的微处理器在读写SSRAM 的同时，可以处理其他任务，从而提高了整个
存储单元
D
D
输出缓冲器/ 灵敏放大器
T
O
读/写 WE
I
输入缓冲器
位 线 B
-
信息工程学院 读操作:X=1
WE =1
T导通，电容器C与位线B连通 输出缓冲器/灵敏放大器 被选通，C中存储的数据 通过位线和缓冲器输出
刷新R 行选线X 输出缓冲器/ 灵敏放大器 / T 刷新缓冲器
每次读出后，必须及时 对读出单元刷新，即此 时刷新控制R也为高电平， DO 则读出的数据又经刷新 WE 缓冲器和位线对电容器C D 进行刷新。
I
输入缓冲器
位 线
B
信息工程学院
7.2.4 存储器容量的扩展
1. 字长（位数）的扩展---用4KX4位的芯片组成4KX16位 的存储系统。
A11
CE
A0
┇
WE
WE
· · ·
· · ·
CE A0 4K×4位 D1 D2
I/O0 I/O1 I/O2 I/O3
A11
WE CE
A0
A11
4K×4位
I/O0 I/O1 I/O2 I/O3
SSRAM是一种高速RAM。与SRAM不同, SSRAM的读写 操作是在时钟脉冲节拍控制下完成的。
A CP
数据选择器 地址 寄存 器 A A1 D1 Q1 A1 A0 D Q 0 0 0 丛发控 制逻辑
ADV
写地 址寄 存器
地址译码 输 存储阵列 出 放 大 输入驱动 输入 寄存器
CE WE
读写控制 逻辑
Y0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ┇ 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ┇ 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ┇ 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ┇ 1 1 1 1 1 1 1
系统的工作速度。
信息工程学院
7.2.3 动态随机存取存储器
1、动态存储单元及基本操作原理
写操作:X=1
WE =0
T导通，电容器C与位线B连通
刷新缓冲器
输入缓冲器被选 刷新R 通，数据DI经缓冲 行选线X 器和位线写入存 储单元 如果DI为1，则向 电容器充电，C存 1;反之电容器放 电,C存0 。
Yj (列选择线)
位 线 B
T8 数 据 D 线
列存储单元公用的门
控制管，与读写控制电路相接
Yi ＝1时导通
信息工程学院 1. RAM存储单元 • 静态SRAM(Static RAM)
Xi (行选择线)
Xi =1 •T5、T6导通
VDD T3 VGG T4 T2 T6
存储 单元
触发器与位线接通
Yj =1 •T7 、T8均导通 •触发器的输出与数据 线接通，该单元通过 数据线读取数据。
I /O
OE
信息工程学院
寄存地址线上的地址 2位二进制计数器, 处理A1A0
数据选择器 地址 寄存 器 A A1 D1 Q1 A1 A0 D Q 0 0 0 丛发控 制逻辑
A
ADV=0:普通模式读写CP ADV=1:丛发模式读写
WE =0:写操作 WE =1:读操作
ADV
写地 址寄 存器
地址译码 输 存储阵列 出 放 大 输入驱动 输入 寄存器
CE WE OE =100 高阻 CE WE OE =010 输入
Ai+1 行 译 码 Ai 码 列 译 A0
存储 阵 列
An-1
CE WE OE =00X 输入
CE WE OE =011
CE WE OE
I/O 电路
高阻
I /O0
I /Om-1
信息工程学院
SRAM 的工作模式 工作模式 保持 (微功耗) 读 写 输出无效 CE 1 0 0 0 WE X 1 0 1 OE X 0 X 1 I /O 0 ~ I / O m -1 高阻 数据输出 数据输入 高阻
D0
D3
D12 D13
D14
D15
位扩展可以利用芯片的并联方式实现。
信息工程学院
7.2.4 RAM存储容量的扩展
2. 字数的扩展—用用8KX8位的芯片组成32KX8位的存储系统。
芯片:A0 ~ A12 芯片数=4 系统地址线数=15 系统:A0 ~ A14 A13 ~ A14?
A0 CE1
2
D0
A1 RAM1 D7
0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 1 1 1 1 1