a集成电路设计基础 71页PPT文档
合集下载
半导体器件基础课件(PPT-73页)精选全文完整版
有限，因此由它们形成的电流很小。
电子 技 术
注意:
1、空间电荷区中没有载流子。
2、空间电荷区中内电场阻碍P 区中的空穴、N 区中的电子（
都是多子）向对方运动（扩散 运动）。
所以扩散和漂移这一对相反的运动最终达到平衡， 相当于两个区之间没有电荷运动，空间电荷区的厚 度固定不变。
电子 技 术
二、PN 结的单向导电性
电子 技 术
1. 1 半导体二极管的结构和类型
构成：实质上就是一个PN结
PN 结 + 引线 + 管壳 =
二极管(Diode)
+
PN
-
符号：P
N
阳极
阴极
分类：
按材料分 按结构分
硅二极管 锗二极管 点接触型 面接触型 平面型
电子 技 术
正极 引线
N 型锗片 负极 引线
外壳
触丝
点接触型
正极 负极 引线 引线
电子 技 术
半导体中存在两种载流子：自由电子和空穴。 自由电子在共价键以外的运动。 空穴在共价键以内的运动。
结论：
1. 本征半导体中电子空穴成对出现，且数量少。 2. 半导体中有电子和空穴两种载流子参与导电。 3. 本征半导体导电能力弱，并与温度有关。
电子 技 术
2、杂质半导体
+4
一、N 型半导体
电子 技 术
三、课程特点和学习方法
本课程是研究模拟电路（Analog Circuit）及其 应用的课程。模拟电路是产生和处理模拟信号的电路。 数字电路(Digital Circuit)的知识学习由数字电子技 术课程完成。
本课程有着下列与其他课程不同的特点和分析方 法。
电子 技 术
《微电子与集成电路设计导论》第五章 集成电路基础
图5.2.10 与非门电路
图5.2.11-5.2.14 电路图
图5.2.15 与非门输出响应
当A、B取不同组合的 逻辑电平时，与非门 电路的输出响应如图 5.2.15所示。
2. 或非门电路
A=0,B=0
A=0,B=1
A=1,B=0
A=1,B=1
图5.2.16 或非门电路
图5.2.17-5.2.20 A=0，B=0时的电路图
性能指标：除增益和速度外，功耗、电源电压、线性度、噪声和最大 电压摆幅等也是放大器的重要指标。此外，放大器的输入输出阻抗将 决定其应如何与前级和后级电路进行相互配合。在实际中，这些参数 几乎都会相互牵制，一般称为“八边形法则”，茹右下图所示。
➢ 增益：输出量Xout与输入量Xin的比值
➢ 带宽：指放大器的小信号带宽。
特性参数相同，当电压翻转上升时，漏极电流
ID
Kn
W L
Vin
VTN
2
0
I
Imax
即一周期的平均电流
Imean
1 6
Kn
W L
1 VDD
VDD VTN
3
Tclk
综上，短路功耗最终为
Psc VDDImean
CMOS逻辑门电路
1.与非门电路
A=0,B=0
A=0,B=1
A=1,B=0
A=1,B=1
许的临界电平和理想逻辑电平之间的范围为 CMOS电路的直流噪声容限，定义为
VNH VOH VIH
VNL VIL VOL
图5.2.6 极限输出电平定义的噪声容限
（2）极限输出电平定义的噪声容限 根据实际工作确定所允许的最低的输出
高电平VOHmin，它所对应的输入电平定义为 关门电平VOFF；给定允许的最高的输出低电 平VOLmax，它所对应的输入电平定义为开门 电平VON。开门电平和关门电平与CMOS电 路的理想输入逻辑电平之间的范围就是 CMOS电路的噪声容限。如左图所示是反相 器的噪声容限 输入高电平噪声容限：
《数字集成电路设计》课件
加法器和减法器
深入研究加法器和减法器的原理，了解如何进行数字的加法和减法运算。
贝叶斯定理在电路设计中的应 用
介绍贝叶斯定理在电路设计中的应用场景，讲解如何利用先验知识和观测结 果进行后验概率的计算。
层级与模块化设计
层级设计
了解层级设计的原理和方法，掌握如何将复杂的电 路分解为多个模块进行设计和测试。
仿真实例
通过案例分析和实际仿真实例，加深对 电路仿真工具和流程的理解和应用。
计算机辅助设计方法与工具介 绍
介绍计算机辅助设计的基本原理和方法，以及常用的电路设计工具，包括EDA 软件和硬件描述语言。
引言
数字集成电路设计是现代信息技术的关键领域，本课程将深入探讨数字电路 设计的理论和实践，为学生打下坚实的基础。
逻辑门与布尔代数
了解常用逻辑门的工作原理，掌握布尔代数的基本概念和运算规则，为后续的电路设计奠定基础。
时序逻辑电路设计基础
1
触发器和计数器
2
深入研究各种触发器和计数器的原理和
应用，掌握时序逻辑电路的设计技巧。
《数字集成电路设计》PPT课件
数字集成电路设计PPT课件大纲： 1. 引言 2. 逻辑门与布尔代数 3. 时序逻辑电路设计基础 4. 组合逻辑电路设计 5. 贝叶斯定理在电路设计中的应用 6. 层级与模块化设计 7. 电路仿真工具与流程 8. 计算机辅助设计方法与工具介绍 9. 电路优化与验证 10. 技术与制造工艺介绍 11. 功耗优化与电源管理 12. 嵌入式系统设计基础 13. CPU架构设计基础 14. SOC（系统片上集成电路）设计基础 15. 集成电路测试方法与介绍
模块化设计
学习模块化设计的思想和技术，掌握如何将多个模 块进行组合，实现复杂功能的集成电路设计。
深入研究加法器和减法器的原理，了解如何进行数字的加法和减法运算。
贝叶斯定理在电路设计中的应 用
介绍贝叶斯定理在电路设计中的应用场景，讲解如何利用先验知识和观测结 果进行后验概率的计算。
层级与模块化设计
层级设计
了解层级设计的原理和方法，掌握如何将复杂的电 路分解为多个模块进行设计和测试。
仿真实例
通过案例分析和实际仿真实例，加深对 电路仿真工具和流程的理解和应用。
计算机辅助设计方法与工具介 绍
介绍计算机辅助设计的基本原理和方法，以及常用的电路设计工具，包括EDA 软件和硬件描述语言。
引言
数字集成电路设计是现代信息技术的关键领域，本课程将深入探讨数字电路 设计的理论和实践，为学生打下坚实的基础。
逻辑门与布尔代数
了解常用逻辑门的工作原理，掌握布尔代数的基本概念和运算规则，为后续的电路设计奠定基础。
时序逻辑电路设计基础
1
触发器和计数器
2
深入研究各种触发器和计数器的原理和
应用，掌握时序逻辑电路的设计技巧。
《数字集成电路设计》PPT课件
数字集成电路设计PPT课件大纲： 1. 引言 2. 逻辑门与布尔代数 3. 时序逻辑电路设计基础 4. 组合逻辑电路设计 5. 贝叶斯定理在电路设计中的应用 6. 层级与模块化设计 7. 电路仿真工具与流程 8. 计算机辅助设计方法与工具介绍 9. 电路优化与验证 10. 技术与制造工艺介绍 11. 功耗优化与电源管理 12. 嵌入式系统设计基础 13. CPU架构设计基础 14. SOC（系统片上集成电路）设计基础 15. 集成电路测试方法与介绍
模块化设计
学习模块化设计的思想和技术，掌握如何将多个模 块进行组合，实现复杂功能的集成电路设计。
集成电路设计基础—封装与测试
（1）划片槽与焊盘 在一个晶圆上分布着许多块集成电路，在封装时要将各块 集成电路切开。这个切口就叫划片槽。
划片槽示意图
2021/4/5
《集成电路设计基础》
14
集成电路设计中的封装考虑
（2）高速芯片封装 在高频和高速系统设计时，不同封装形式的引脚的寄生参 数必须加以考虑 。
几种封装形式下引脚的寄生电容和电感的典型值
功能测试 只对在集成电路设计之初所要求的运算功能或逻辑功 能是否正确进行测试。
2021/4/5
《集成电路设计基础》
31
数字集成电路测试技术
数字集成电路测试技术中要解决的问题主要有：故障模型的 提取，测试矢量的生成技术，电路的可测试结构设计方法等。
（1）固定故障模型
故障模型就是将物理缺陷的影响模型化为逻辑函数的逻辑 及时延等方面的特征。目前用得最多的故障模型是单固定 型故障，即是任何时候电路中只有一条信号线固定为0 （或1）值，无论电路输入取什么值时该线取值不变。
7
集成电路封装的内容
(3) 保证自硅晶圆的减薄、划片和分片开始，直到芯片粘 接、引线键合和封盖等一系列封装所需工艺的正确实施， 达到一定的 规模化和自动化；
(4) 在原有的材料基础上，提供低介电系数、高导热、高机 械强度等性能优越的新型有机、无机和金属材料；
(5) 提供准确的检验测试数据，为提高集成电路封装的性能 和可靠性提供有力的保证。
4
§ 12.1集成电路封装技术基础
• 集成电路封装对集成电路有着极其重要 的作用，主要有以下四个方面：
2021/4/5
《集成电路设计基础》
5
集成电路封装的作用
(1)对集成电路起机械支撑和机械保护作用。 (2)对集成电路起着传输信号和分配电源的作用。 (3)对集成电路起着热耗散的作用。 (4)对集成电路起着环境保护的作用。
划片槽示意图
2021/4/5
《集成电路设计基础》
14
集成电路设计中的封装考虑
（2）高速芯片封装 在高频和高速系统设计时，不同封装形式的引脚的寄生参 数必须加以考虑 。
几种封装形式下引脚的寄生电容和电感的典型值
功能测试 只对在集成电路设计之初所要求的运算功能或逻辑功 能是否正确进行测试。
2021/4/5
《集成电路设计基础》
31
数字集成电路测试技术
数字集成电路测试技术中要解决的问题主要有：故障模型的 提取，测试矢量的生成技术，电路的可测试结构设计方法等。
（1）固定故障模型
故障模型就是将物理缺陷的影响模型化为逻辑函数的逻辑 及时延等方面的特征。目前用得最多的故障模型是单固定 型故障，即是任何时候电路中只有一条信号线固定为0 （或1）值，无论电路输入取什么值时该线取值不变。
7
集成电路封装的内容
(3) 保证自硅晶圆的减薄、划片和分片开始，直到芯片粘 接、引线键合和封盖等一系列封装所需工艺的正确实施， 达到一定的 规模化和自动化；
(4) 在原有的材料基础上，提供低介电系数、高导热、高机 械强度等性能优越的新型有机、无机和金属材料；
(5) 提供准确的检验测试数据，为提高集成电路封装的性能 和可靠性提供有力的保证。
4
§ 12.1集成电路封装技术基础
• 集成电路封装对集成电路有着极其重要 的作用，主要有以下四个方面：
2021/4/5
《集成电路设计基础》
5
集成电路封装的作用
(1)对集成电路起机械支撑和机械保护作用。 (2)对集成电路起着传输信号和分配电源的作用。 (3)对集成电路起着热耗散的作用。 (4)对集成电路起着环境保护的作用。
《集成电路设计导论》PPT课件
7
Foundry
设计中心
寄存器传输 级行为描述
单元库
布局布线
向 Foundry 提供 网表
行为仿真 综合
逻辑网表 逻辑模拟
掩膜版图
生成 延迟 版图检查 / 网表和参数提取 文 件
/ 网表一致性检查
后仿真 产生测试向量
制版 / 流片 /测试/封装
8
门阵列法设计流程图
门阵列方法的设计特点：设计周期短，设计成本低，适 合设计适当规模、中等性能、要求设计时间短、数量相 对较少的电路。 不足：设计灵活性较低；门利用率低；芯片面积浪费。
10
SC法设计流程与门阵列法相似，但有若干基本的不同点：
(1) 在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准单 元法则转换成标准单元库中所具有的标准单元。
(2) 门阵列设计时首先要选定某一种门复杂度的基片，因而门阵列的布局和 布线是在最大的门数目、最大的压焊块数目、布线通道的间距都确定的 前提下进行的。标准单元法则不同，它的单元数、压焊块数取决于具体 设计的要求，而且布线通道的间距是可变的，当布线发生困难时，通道 间距可以随时加大，因而布局和布线是在一种不太受约束的条件下进行 的。
时钟产生 单元
A/D
脚
通用单元法示意图
13
BB单元：
较大规模的功能块（如ROM、RAM、ALU或模拟电路单元等），单元可 以用GA、SC、PLD或全定制方法设计。
BB布图特点：
任意形状的单元（一般为矩形或“L”型）、任意位置、无布线通道。
BB方法特点：
较大的设计自由度，可以在版图和性能上得到最佳的优化。
1、微电子（集成电路）技术概述 2、集成电路设计步骤及方法
1
集成电路设计步骤
Foundry
设计中心
寄存器传输 级行为描述
单元库
布局布线
向 Foundry 提供 网表
行为仿真 综合
逻辑网表 逻辑模拟
掩膜版图
生成 延迟 版图检查 / 网表和参数提取 文 件
/ 网表一致性检查
后仿真 产生测试向量
制版 / 流片 /测试/封装
8
门阵列法设计流程图
门阵列方法的设计特点：设计周期短，设计成本低，适 合设计适当规模、中等性能、要求设计时间短、数量相 对较少的电路。 不足：设计灵活性较低；门利用率低；芯片面积浪费。
10
SC法设计流程与门阵列法相似，但有若干基本的不同点：
(1) 在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准单 元法则转换成标准单元库中所具有的标准单元。
(2) 门阵列设计时首先要选定某一种门复杂度的基片，因而门阵列的布局和 布线是在最大的门数目、最大的压焊块数目、布线通道的间距都确定的 前提下进行的。标准单元法则不同，它的单元数、压焊块数取决于具体 设计的要求，而且布线通道的间距是可变的，当布线发生困难时，通道 间距可以随时加大，因而布局和布线是在一种不太受约束的条件下进行 的。
时钟产生 单元
A/D
脚
通用单元法示意图
13
BB单元：
较大规模的功能块（如ROM、RAM、ALU或模拟电路单元等），单元可 以用GA、SC、PLD或全定制方法设计。
BB布图特点：
任意形状的单元（一般为矩形或“L”型）、任意位置、无布线通道。
BB方法特点：
较大的设计自由度，可以在版图和性能上得到最佳的优化。
1、微电子（集成电路）技术概述 2、集成电路设计步骤及方法
1
集成电路设计步骤
第2章 ASIC设计基础
1、全定制设计简述
全定制ASIC是利用集成电路的最基本设计 方法（不使用现有库单元），对集成电路中所 有的元器件进行精工细作的设计方法。全定制 设计可以实现最小面积，最佳布线布局、最优 功耗速度积，得到最好的电特性。该方法尤其 适宜于模拟电路，数模混合电路以及对速度、 功耗、管芯面积、其它器件特性（如线性度、 对称性、电流容量、耐压等）有特殊要求的场 合；或者在没有现成元件库的场合。
• 什么是集成电路？ 把组成电路的元件、器件以及相互间的 连线放在单个芯片上，整个电路就在这个芯片 上，把这个芯片放到管壳中进行封装，电路与 外部的连接靠引脚完成。 • 什么是集成电路设计？ 根据电路功能和性能的要求，在正确选择 系统配臵、电路形式、器件结构、工艺方案和 设计规则的情况下，尽量减小芯片面积，降低 设计成本，缩短设计周期，以保证全局优化， 设计出满足要求的集成电路。
MGA门阵列可以分为： • 通道式门阵列－基本单元行与行之间留有固定 的布线通道，只有互连是定制的。 • 无通道门阵列（门海）－无预留的布线区，在 门阵列掩膜层上面布线。 • 结构式门阵列－结合CBIC和MGA的特点，除了 基本单元阵列外，还有内嵌的定制功能模块。芯片 效率高，价格较低，设计周期短。 由于MGA的门阵基本单元是固定的，不便于实 现存储器之类的电路。在内嵌式门阵列中，留出一 些IC区域专门用于实现特殊功能。利用该内嵌区域 可以设计存储器模块或其它功能电路模块。
表1-1 集成电路不同发展阶段的特征参数主要特征 主要特征 元件数/片 特征线宽 μm 氧化层厚 nm 结深 μm 硅片直径 inch SSI
<102
MSI
102-103
LSI
103-105
VLSI
105-107
集成电路设计技术与工具详解PPT课件
3mA ≤ IDD ≤ 7mA
1.5mA ≤ IDD ≤ 6mA
选。。 两个输出端口间接8负载
4mA ≤ IDD ≤ 10mA
4mA ≤ IDD ≤ 10mA
2mA≤ IDD ≤ 8mA
第19页/共84页
12.3.5 模拟集成电路测试实例 • （2）设计测试电路板
要测量上述6组静态电流数据需要有可变的电源电压VDD和两种不同
• 下面首先以一种低频功率放大器的静态工作电流测试为例，较为详细地说明模拟集成电路自动测试的基本 过程，然后简要介绍输出功率、总谐波失真和电源抑制比的测试方法。
第18页/共84页
12.3.5 模拟集成电路测试实例
• 1）静态工作电流测试
• （1）分析测试要求
无论哪一种测试，首先要分析电路的具体测试要求。
• 接触和调整部分用来装配和调整探针、探针阵列或探头，通过装配部分来固定探针卡，再利用调整部分来 手动粗调以保持探针分布与晶圆上的芯片焊盘分布一致。
第6页/共84页
12.2.1 芯片在晶圆测试的连接方法
• 显微镜也包括一个位置调整装置，以便对待测芯片进行聚焦，操作人员利用显微镜来细微的调整晶圆上芯 片焊盘与探针的相对位置，以便能使焊盘与探针接触。
的负载条件。
这样当继电开关K1断开时，实现了无负载测试条件；当继电开关K1 合上，同时继电开关K2指向右侧时，则对应着两个输出端口P5和P6间 接8负载的测试条件。
第20页/共84页
12.3.5 模拟集成电路测试实例
• （3）编写测试程序 测试程序一般都采用VC（或VC＋＋）高级语言实现。测试程序是根据测试要求和测试方法进行编写 的。 电路的静态工作电流测试方法是：电路控制端口P1接电源电压使电路处于正常工作状态，输入端口P4 接地（无输入信号），电源端口P3接直流电压，该端口的电流就是要求测量的低频功率放大器静态工 作电流。
山东大学《集成电路设计基础》课件6
2020/7/29
《集成电路设计基础》
30
互连 线设计中应注意的事项
对于各种互连线设计，应该注意以下方面：
为减少信号或电源引起的损耗及减少芯片面积， 连线尽量短。
为提高集成度，在传输电流非常微弱时(如 MOS栅极)，大多数互连线应以制造工艺提供的 最小宽度来布线。
2020/7/29
《集成电路设计基础》
有源电阻 将晶体管进行适当的连接和偏置，利用晶体管的
不同的工作区所表现出来的不同的电阻特性来做电阻。
2020/7/29
《集成电路设计基础》
6
薄层集成电阻器
合金薄膜电阻
采用一些合金材料沉积在二氧化硅或其它介电材 料表面，通过光刻形成电阻条。常用的合金材料有： （1）钽（Ta）； （2）镍铬（Ni-Cr）； （3）氧化锌SnO2；（4）铬硅氧CrSiO。 多晶硅薄膜电阻
交流电阻： rds
VDS I DS
VGS V
VGS I DS
VGS V
1 gm
tox
n ox
L 1 W (V VTN )
2020/7/29
《集成电路设计基础》
16
有源电阻
饱和区的NMOS有源电阻示意图：
IDS I
Ron
o
rds
VGS >VTN
o
V
VDS
有源电阻的几种形式：
D VB
S (a)
CMOS工艺发展到深亚微米阶段后，互 连线的延迟已经超过逻辑门的延迟，成 为时序分析的重要组成部分。
这时应采用链状RC网络、RLC网络或进 一步采用传输线来模拟互连线。
2020/7/29
《集成电路设计基础》
33
互连线