8086微机原理总结

题目：微机原理全书总结

姓名：吕祎

学号：12021027

第一部分

第一章首先介绍了计算机的发展，不同时期的计算机发展史。在计算机发展史中，最重要的就是冯诺依曼提出的存储程序概念。目前根据冯诺依曼给出的模型设计的计算机一直沿用至今。

冯诺依曼计算机的核心是：指令数据用二进制表示，程序预存在存储器中，在执行时根据指令逐条取出分析执行，计算机硬件由运算器控制器存储器输入输出设备组成。

对计算机发展有突出贡献的两个人是图灵和冯诺依曼。

（一）一些基本概念

位（bit）是我们计算机所能表示的最小数据单位。

8个bit组成一个字节（Byte）

指令：二进制代码组成，规定微处理器进行某种命令。即又0和1组成的编码。

程序：指令的有序集合。

存储器：用于存储数据和程序。

地址：存储单元I/O接口的编号。

IO引脚线：16根。可以控制的外设64K个。

（二）目前常用的二进制十进制十六进制的转换方式此处需要熟悉各个进制转换规则。例如05H转换为二进制为0000 1001B

另外本节还介绍了几种编码表示，例如BCD码，ASCLL码，汉字编码等等。BCD码：四位二进制表示十进制数

（1）非压缩型BCD，一个字节表示一位十进制数，高四位清零

（2）压缩型BCD：用一个字节表示两位十进制数。

（三）原码：最高位为符号位（0表示正，1表示负）

反码：正数反码与原码相同，负数的反码等于原码中符号位不变其他取反。

补码：正数补码与原码相同，负数的补码等于原码中符号位不变各位取反再加一。

（四）指令：告诉计算机从事某个特殊运算的代码。计算机执行指令的过程是：取指令→分析指令→执行指令。

第二部分

（一）第二章

8086/8088微处理器

工作过程：取指令、译码、执行指令、取指令、译码······

工作方式：并行流水处理方式。

功能分类：执行单元EU、总线接口单元BIU

内部包括：运算器，寄存器组，控制逻辑，指令队列，20位加法器。

（二）执行单元EU

运算器

16位内部数据总线

数据寄存器AX、BX、CX、DX

地址指针寄存器SP、

变址寄存器SI

标志寄存器FR

总线接口BIU

20位地址加法器

段寄存器：代码段寄存器CS、堆栈段寄存器SS、数据段寄存器DS、附加段寄存器ES

指针寄存器：IP

指令队列

（三）8086/8088异同

相同：均为16位数据总线，均可处理8位、16位数据。外部存储器寻址范围1M 空间，I/O寻址范围64K。

不同：8088内部数据总线16位，外部数据总线8位。

8086内部指令队列6字节，2字节是空时BIU取指令，8088内部指令队列4字节，1字节为空时取指令

28管脚8086为M/IO非是对存储器或者对I/O操作控制线8088为IO/M非

34管脚8086为BHE非，是高八位数据有效信号线，8088是SS0，是确定当前总线周期的读写操作线。

（四）1时钟周期

两个时候总脉冲的间隔，T表示。主频为8MHz时，一个T为125ns

2总线周期

完成一个基本操作所用的时间。由T1、T2、T3、T4组成。

3指令周期

执行一条指令需要的周期。一个指令周期可以由一个或者多个总线周期组成。

（五）读总线周期

M/IO非高电平为存储器读总线周期，反之为IO读总线周期。

T1根据指令给出M/IO非状态；地址数据总线AD15-AD0提供地址，A19/S6-A16/S3提供高4位地址星系，对IO读为高阻。地址锁存信号ALE置1，地址信息稳定到ALE变0.如果对高8位操作，BHE非给出低电平有效状态。DT/R 非为低电平表示执行读操作。

T2 A19/S6-A16/S3提供状态信息，持续到T4，AD15-AD0高阻。RD非变为有效。

T3 T4 外部数据将数据送上总线，报纸稳定。出出气或者接口比CPU慢则T3不能提供稳定数据，那么有硬件产生T3、T4之间的几个Tw等待状态

写总线周期

T1同读周期，只是DT/R非为高电平，T2-T4地址状态线提供状态信息。写信号WR非有效。T4状态结束，所有信号恢复到周期前。

第五章

（六）1对存储器分段管理模式

所有数据以字节形式存储在存储单元，每个单元均有唯一20位地址，称为物理地址。

每个存储单元一定处在某个段中，距离该段其实单位有一个偏移量，指令中描述为段基址：逻辑地址。

存储类型寄存

器

Cache 内存

储器

硬盘

存储

光盘

存储

移动

存储

访问速度Ns级Ns级几十

ns

Us级Us级Us级

容量几十小于

几十

MB 小于

1G

几百

GB

几百

MB

几十

K-几

十G

存储芯片容量=单元数*数据位数

（七）半导体存储器基本组成

（1）存储体内个基本存储电路存储一位二进制。8个作为一个整体

（2）地址寄存/译码器。CPU把地址码通过地址总线送至地址寄存器，由地址译码器对地址译码，即可确定存储单元。地址线根数决定译出的编码个数。

单译码：线性译码，是全部地址通过逻辑电路进行编码构成译码电路。随着译码线根数增加，电路复杂程度指数增加，只适用容量较小存储器。

双译码：复合译码，两个译码器分别译码。X译码器为行译码，Y译码器为列译码。输出线用来选择存储矩阵中一列所有的存储单元，行和列交叉点处X和Y 为一个状态，只有X向和Y向选择先同时选中存储器才能读写操作。减少了输出线。