微机原理与接口技术(第三版) 龚尚福章 (10)
微机原理与接口技术(第三版)周荷琴 课后答案
3、什么叫 I/O 端口？一般的接口电路中可以设置哪些端口？计算机对 I/O 端口编址时采用哪两种方法？在 8086/8088CPU 中一般采用哪种编址方法？ 答： 在 CPU 与外设通信时，传送的信息主要包括数据信息、状态信息和控制信息。在接口电路中，这些信息
7、某一个微机系统中，有 8 块 I/O 接口芯片，每个芯片占有 8 个端口地址，若起始地址为 300H，8 块芯片的 地址连续分布，用 74LS138 作译码器，试画出端口译码电路，并说明每个芯片的端口地址范围。
74LS138
A9 A8
G1
A7
G2A
Y0
芯片1 地址范围：300H-307H
Y1
芯片2 地址范围：308H-30FH
分别进入不同的寄存器，通常将这些寄存器和它们的控制逻辑统称为 I/O 端口。 一般的接口电路中可以设置数据端口、状态端口和命令端口。
计算机对 I/O 端口编址时采用两种方法：存储器映像寻址方式、I/O 单独编址方式。 在 8086/8088CPU 中一般采用 I/O 单独编址方式。
4、CPU 与外设间传送数据主要有哪几种方式？ 答：CPU 与外设间的数据传送方式主要有：程序控制方式、中断方式、DMA 方式。
对于用户来说，可以根据自身需要，灵活地选购接口板和存储器插件，还可以根据总线标准的
要求，自行设计接口电路板，来组装成适合自己的应用需要的系统或更新原有系统。
PS:双击获取文档，ctrl+A,ctrl+C，然后粘贴到word即可。 未能直接提供word版本，抱歉。
8、什么叫总
在微型计算机系统中，将用于各部件之间传送信息的公共通路称为总线（BUS）。
总线分三类：片级总线、系统总线、外部总线。
微机原理与接口技术(第三版) 龚尚福章 (5)
第5章 微处理器总线时序和系统总线 (2)RQ/GT0、RQ/GT1——请求/允许总线访问控制信号(双向)。 这两种信号线是为多处理机应用而设计的，用于对总线控制权的 请求和应答，其特点是请求和允许功能由一根信号线来实现。
总线访问的请求/允许时序分为三个阶段，即请求、允许和释 放。首先是协处理器向8086输出RQ请求使用总线，然后在 CPU(8086)的T4或下一个总线周期的T1时期，CPU输出一个宽度为一 个时钟周期的脉冲信号GT给请求总线的协处理器，作为总线响应 信号，从下一个时钟周期开始，CPU释放总线。当协处理器使用总 线结束时，再给出一个宽度为一个时钟周期的脉冲信号RQ给CPU， 表示总线使用结束，从下一个时钟周期开始，CPU又控制总线。
第5章 微处理器总线时序和系统总线
超标量是指在一个时钟周期内CPU可以执行一条以上的指 令。只有Pentium级以上的CPU才具有这种超标量结构，这是因 为现代的CPU越来越多地采用了RISC技术。486以下的CPU属于 低标量结构，即在这类CPU内执行一条指令至少需要一个或一 个以上的时钟周期。
第5章 微处理器总线时序和系统总线
2. 主频(CPU Clock Speed) 主频也就是CPU内核工作的时钟频率。通常所说的某某CPU 是多少兆赫的，而这个多少兆赫就是“CPU的主频”。主频越 高，CPU的运算速度就越快。但主频不等于处理器一秒钟执行 的指令条数，因为一条指令的执行可能需要多个时钟周期。对 于CPU在有兼容性的前提下，主要看其速度，而主频越高，字 节越长，CPU速度就越快。
13
28
14
27
15
26
16
25
17
24
18
23
19
22
微型计算机原理与接口技术_课后习题答案_中科大出版社_第三版112页PPT
•
27、法律如果不讲道理，即使延续时 间再长 ，也还 是没有 制约力 的。— —爱·科 克
•
28、好法律是由坏风俗创造出来的。 ——马 克罗维 乌斯
•
29、在一切能够接受法律支配的人类 的状态 中，哪 里没有 法律， 那里就 没有自 由。— —洛克
•
30、风俗可以造就法律，也可以废除 法律。 ——塞·约翰逊
1、最灵繁的人也看不见自己的背脊。——非洲 2、最困难的事情就是认识自己。——希腊 3、有勇气承担命运这才是英雄好汉。——黑塞 4、与肝胆人共事，无字句处读书。——周恩来 5、阅读使人充实，会谈使人敏捷，写作使人精确。——培根
微机原理与接口技术 (第三版)电子工业出版社 第03章 8086的指令系统
4、寄存器间接寻址（Register indirect addressing） 内存单元的逻辑偏移地址通过寄存器 间接给出。 例: MOV SI , 61A8H MOV DX , [SI]
5、基址/变址寻址（Based/Indexed addressing） 位移量是一带符号的16位16进制数。当 使用BX或BP寄存器时，称基址寻址；使用SI 或DI寄存器时，称变址寻址。 例: MOV CX , 36H[BX] MOV －20[BP] , AL
2、MOV数据传送指令 其格式为： MOV 目的操作数，源操作数 • 目的操作数和源操作数均可采用不同的寻 址方式， • 两个操作数的类型必需一致。
二、寻址方式介绍பைடு நூலகம்
1．立即寻址（Immediate addressing） 操作数就在指令中，紧跟在操作码后面， 作为指令一部分存放在内存的代码段中，这 种操作数称为立即数。 例： MOV AX , 34EAH MOV BL , 20H
3）、段间直接转移 JMP far PTR 目标地址 4）、段间间接转移 JMP WORD PTR[BX][SI]
2、条件转移指令
1）、单条件转移指令 ① JC ② JNC ③ JE/JZ ④ JNE/JNZ ⑤ JS ⑥ JNS ⑦ JO ⑧ JNO ⑨ JP/JPE ⑩ JNP/JPO ;CF标志为1，则转移 ;CF标志为0，则转移 ;ZF标志为1，则转移 ;ZF标志为0，则转移 ;SF标志为1，则转移 ;SF标志为0，则转移 ;OF标志为1，则转移 ;OF标志为0，则转移 ;PF标志为1，则转移 ;PF标志为0，则转移
3、目标地址传送指令
这类指令有： 1）LEA 有效地址传送到寄存器 2）LDS 装入一个新的物理地址 3）LES 装入一个新的物理地址
微机原理与接口技术彭虎(第三版)课本习题答案
第二章1.8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件（EU，Execution Unit）和总线接口部件（BIU，Bus In terface Un it）。
指令执行部件（EU）主要由算术逻辑运算单元（ALU）、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件（BIU）主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访冋存储器并取指令暂存到指令队列中等待执行，访冋存储器或I/O端口读取操作数参加EU运算或存放运算结果等。
2.8086CPU预取指令队列有什么好处？ 8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU 内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5.简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成 20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位（相当于在段基址最低位后添4个“0”，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M 字节，即8086系统的物理地址空间是1MB。
《微机计算机原理与接口技术》(第三版)逻辑运算与移位类指令对标志位的影响
指令名称
指令书写格式（助记符）
状态标志
OF
SF
ZF
AF
PF
ZF
逻辑运算
“非”（字节/字）
NOT dst
—
—
—
—
—
—
“与”（字节/字）
AND dst,src
0
*
*
x
0
“或”（字节/字）
OR dst
0
*
*
x
0
“异或”（字节/字）
XOR dst,src
0
*
*
x
0
“测试”（字x
0
一般位移
逻辑左移（字节/字）
SHL dst,计数值
*
*
*
x
*
算术左移（字节/字）
SAL dst,计数值
*
*
*
x
*
逻辑右移（字节/字）
SHR dst,计数值
*
*
*
x
*
算术右移（字节/字）
SAR dst,计数值
*
*
*
x
*
循环指令
循环左移（字节/字）
ROL dst,计数值
*
—
—
x
—
*
循环右移（字节/字）
ROR dst,计数值
*
—
—
x
—
*
带进位循环左移（字节/字）
RCL dst,计数值
*
—
—
x
—
*
带进位循环右移（字节/字）
RCR dst,计数值
*
—
—
x
—
*
注解：表中“*”表示运算结果影响标志位：“—”表示运算结果影响标志位；“x”表示表示位为任意值；“0”表示将标志位置“0”
微机原理与接口技术课后习题答案 清华大学出版社
微机原理与接口技术课后部分习题参考答案第一章2. 第3项任务，根据状态标志位的状态决定转移方向。
3. 程序存储是将要执行的程序的全部指令存储到存储器中，程序控制指程序开始执行后，通过指令流控制数据或计算机，完成设定的任务。
4. 分BIU 总线接口部件和EI执行部件两大部件，其中总线接口部件BIU负责取指令和数据，执行部件EI负责执行指令及运算。
在执行一条指令的同时可以取下一条指令，重叠运行，速度快。
5. 有6个状态标志，分别为进位标志CF、溢出标志OF、零标志ZF、奇偶标志PF、负标志SF、辅助进位标志AF。
3个控制标志分别为中断允许标志IF、单步标志TF、方向标志DF。
标志位的内容可以通过标志位操作指令来操作，例如CLC指令清除进位位，即使CF=0，STC指令使CF=1，CLI指令使IF=0，禁止中断,STI指令使IF=1，允许中断。
还可以通过LAHF指令取来标识寄存器的内容修改后用SAHF指令送回去。
也可以用PU SHF/POPF指令来修改标志寄存器的内容。
6. 实模式下分段靠4个段寄存器实现。
段寄存器中的值就是段地址，当偏移地址为0时的段地址+偏移地址就是该段的起始地址。
物理地址是由段地址左移4位后与偏移地址相加形成的20位地址。
7. 说法不一定正确。
对顺序执行指令的计算机是对的。
对重叠或流水线的计算机就不对了。
例如对8086CPU，由于采用了取指令与执行指令的一次重叠，尽管执行一条指令的总时间并没有变化，但连续执行n条指令时，总的时间会大大缩短，可以简单的比喻成总时间为原时间的二分之一，快了一倍。
8. 引入流水线后，执行一条指令的总时间并没有变化。
9. 高速缓存的目的是提高存储器的速度，进而提高了CPU的速度。
虚拟存储器的目的是为了给程序员或程序一个大的存储或运行空间。
10。
8086采用总线接口部件BIU与执行部件EU分开提高了速度，286将8086的BIU进一步分成3个部件，提高了并行性。
实验大纲-微机原理与接口技术(第3版)-牟琦-清华大学出版社
《微机原理与接口技术》实验大纲一、实验课程简介以8086CPU为核心的16位微机系统为载体，设计了汇编程序设计、RAM扩展、可编程中断控制器8259A、定时器/计数器8253、并行接口8255、串行接口8251、D/A变换等验证型实验和2个综合实验，使学生通过实践环节，对微机系统工作原理、汇编语言程序设计、接口电路芯片及应用等知有更深入的理解，掌握各种接口电路芯片的工作原理和应用方法，并能够熟练使用汇编语言进行硬件编程。
二、实验对实现人才培养目标的贡献通过实践教学环节，使学生接受初步的工程实践训练，增强综合运用所学知识分析处理工程实际问题的能力，培养学生实践能力、设计能力和创新能力。
三、实验内容及要求理解：16位微机的硬件系统的组成；DOS的基本命令；INT I0H各功能块的用法；了解总线的工作时序；掌握：DOS系统功能调用的常用功能；6264静态RAM使用方法，以及PC机扩充外存的手段；中断控制接口芯片8259的工作原理及应用；并行接口8255A的传输数据的方法及应用；定时/计数器8253的工作原理及应用编程；串行接口电路8251的工作方式、硬件接口电路设计及应用。
表1 实验项目设置与内容注：实验7、8、9、10 选做1 项四、实验课程基本要求1.实验教学的手段和方式实验教学采用课堂讲授和学生动手相结合方式，指导教师先简要讲解实验原理和重要注意事项，然后由学生按实验指导书中的内容和方法步骤进行。
实验过程中学生遇到难题，教师即时启发帮助学生解决。
2.实验教学的要求在实验前，要求学生必须熟练掌握所使用的知识点，做好接口电路设计和源程序准备工作，认真完成实验，完成程序调试工作，遵守实验室各项制度，实验结束后，独立完成实验报告。
五、考核方式1.实验基本要求实验准备充分，实验过程积极认真，能遵守课堂纪律，认真开展独立开展实验工作，勇于探索，实验效果良好；实验报告清楚明白，实验数据真实可信。
2.考试方式由指导教师根据学生课堂纪律、实验预习准备情况、操作技能、实验观察和分析能力、实验结果和实验报告质量等几方面酌情评定。
微机原理与接口技术(第三版) 龚尚福章 (2)
第2章 微处理器及其结构
6) 整片集成技术(Wafer scale Integration) 目前高档微处理器已基本转向CMOS VLS工艺，集成度已突 破千万晶体管大关。一个令人瞩目的动向是新一代的微处理器 芯片已将更多的功能部件集成在一起，并做在一个芯片上。目 前在一个MPU的芯片上已实现了芯片上的存储管理、高速缓存、 浮点协处理器部件、通信I/O接口、时钟定时器等。同时，单 芯片多处理器并行处理技术也已由不少厂家研制出来。
第2章 微处理器及其结构
它提供了16位双向数据总线、20位地址总线和若干条控制 总线，其具体任务是：负责从内存单元中预取指令，并将它们 送到指令队列缓冲器暂存。CPU执行指令时，总线接口单元要 配合执行单元，从指定的内存单元或I/O端口中取出数据传送 给执行单元，或者把执行单元的处理结果传送到指定的内存单 元或I/O端口中。
第2章 微处理器及其结构
2.2 微处理器的功能结构
2.2.1 微处理器的典型结构 一个典型的也是原始意义上的微处理器的结构如图2.1所
示。由图可见，微处理器主要由三部分组成，它们是： (1) 运算器：包括算术逻辑单元(ALU)，用来对数据进行
算术和逻辑运算，运算结果的一些特征由标志寄存器储存。
第2章 微处理器及其结构
(2) 控制器：包括指令寄存器、指令译码器以及定时与控 制电路。根据指令译码的结果，以一定时序发出相应的控制信 号，用来控制指令的执行。
(3) 寄存器阵列：包括一组通用寄存器和专用寄存器。通 用寄存器用来临时存放参与运算的数据，专用寄存器通常有指 令指针IP(或程序计数器PC)和堆栈指针SP等。
在微处理器内部，这三部分之间的信息交换是采用总线结 构来实现的，总线是各组件之间信息传输的公共通路，这里的 总线称为“内部数据线”(或称“片内总线”)，用户无法直接 控制内部总线的工作，因此内部总线是透明的。