数字电子技术课程设计-同步五进制加法计数器-D触发器JK触发器
实验六 同步计数器的设计
实验六同步计数器的设计一、实验目的和要求1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件仪器及器件名称型号数量数字电路实验箱DS99-1A 1 数字万用表DY2106 1 双踪示波器CS-4135 1器件74LS73X2 2 74LS32X2 1 74LS08X2 2四、实验原理1．计数器的工作原理递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
五、实验内容1．用J-K触发器和门电路设计一个特殊的12进制计数器，其十进制的状态转换图为：图4 12进制计数器状态转换图2.考虑增加一个控制变量D，当D=0时，计数器按内容一方式（顺时针）运行，当D=1时，无论计数器当前处于什么状态，计数器按内容一的反方向（逆时针）运行。
本题为附加内容，因接线复杂可用模拟软件测试结果。
六、实验报告1.写出详细的设计过程。
(1)根据实验要求可以的该特殊十二进制计数器状态转换图。
(2)确定电路所需触发器数目:有效状态为m=12，求所需触发器数目n 。
由2n ≥m=12，可得n=4。
(3)画出次态卡诺图(4)求出每个触发器的状态方程(5)求各触发器的驱动方程根据n n n Q K Q J Q +=+1，得到以下J 、K 的逻辑表达式：(6)仿真图如下：显示管显示的顺序符合十二进制的要求2.画出CP及各输出端的波形图，要画好他们之间的相位关系。
(1)通过状态图画得CLK、Q0、Q1、Q2、Q3的波形图如下：(2)仿真得到波形图如下：(3)实际测得波形图如下：Q3、Q2波形实测Q1、Q0波形实测Q0、CLK波形实测3.附加内容先推出逆时针的状态方程。
逆时针次态卡诺图如下：求出每个触发器的方程：根据求出的状态方程仿真：显示灯的亮灭为逆时针顺序仿真逆时针运行Q0、Q1、Q2、Q3波形图如下：再将D 加入到状态方程，综合两种方式有：100==K Jnn Q D Q D K J 0011⋅+⋅==)(01301012nn n n n n n Q Q Q Q Q D Q Q D J ++⋅= )(01310132nn n n Q Q Q DQ Q Q Q D K +++= 0120123Q Q Q D Q Q Q D J nn +=0121223Q Q Q Q Q D Q D K nnnn+=4.写出实验过程中遇到的问题，解决方法和心得体会。
jk触发器十进制计数器001jk表达式
jk触发器是数字电路中常用的一种触发器，它可以通过输入信号的变化来触发输出端的状态变化。
在数字电路中，触发器是一种能够存储和处理数字信号的元件，常用于计数器、时序逻辑等电路中。
1. jk触发器的基本结构jk触发器由两个输入端（J、K）、一个时钟端（CLK）和两个输出端（Q、Q'）组成。
当时钟端的信号发生变化时，根据J、K端的输入情况，会触发Q、Q'端的状态发生变化。
2. jk触发器的工作原理当J=K=1时，如果时钟端的信号由低变高，那么Q端的状态会翻转；如果时钟端的信号由高变低，那么Q'端的状态会翻转。
当J=1、K=0时，不管时钟端信号如何变化，Q端都会被置为低电平；当J=0、K=1时，不管时钟端信号如何变化，Q'端都会被置为低电平。
当J=K=0时，触发器的状态不变。
3. jk触发器的应用jk触发器常用于计数器电路中，通过组合多个jk触发器可以构成十进制计数器。
十进制计数器是一种能够按照十进制数值依次递增或递减的计数器，常用于数字信号处理系统、数字通信系统等领域。
4. jk触发器在十进制计数器中的应用在十进制计数器中，每个jk触发器的输出端连接到下一个jk触发器的时钟端，从而形成一个级联的结构。
当第一个jk触发器的状态发生变化时，会触发下一个jk触发器的状态变化，从而实现十进制数值的递增或递减。
5. jk表达式jk触发器的状态转移可以通过jk表达式来描述。
jk表达式是对jk触发器的输入端和输出端的关系进行逻辑描述，可以帮助工程师分析和设计数字电路。
总结:通过本文的介绍，我们了解了jk触发器的基本结构、工作原理以及在十进制计数器中的应用。
也了解了jk触发器的状态转移可以通过jk表达式来描述。
jk触发器作为数字电路中常用的触发器之一，对于理解和设计数字电路具有重要意义。
希望本文能给读者带来一些帮助，感谢阅读。
6. jk触发器的优缺点在使用jk触发器时，我们需要了解它的优缺点。
由主从JK触发器组成的8421码异步五进制计数器电子技术
由主从JK触发器组成的8421码异步五进制计数器 - 电子技术例1 试设计一个由主从JK触发器组成的8421码异步五进制计数器。
解：1. 作状态图。
由于已经明确该计数器的编码为8421码，因此可直接作出如图1所示的状态图。
输入N 为计数脉冲，CO为进位输出信号。
图1 例1的状态图2.由于该题不必再对状态进行化简，且触发器的类型和状态编码都是已知的，因此可直接依据状态图列激励表(含CP变量)。
在确定J、K 和CP 信号的状态(有无CP脉冲加入)时要综合考虑，其原则是：(1)触发器状态需要转变时必需加入时钟脉冲；(2)兼顾各J、K 和CP 端规律表达式的简化。
无输入脉冲CP 时(CP =0)，触发器不翻转,这时J、K 可取任意规律常量，即可作为无关项。
无关项增加，有利于J、K 表达式的化简，但是CP =0项的增加，又可能不利于CP 表达式的化简。
总之，假如选用多输入端的JK 触发器，那么应尽可能使计数器电路只由触发器组成，而不附加门电路。
依据上述原则列出异步五进制计数器的激励表，如表1所示。
表1 异步五进制计数器激励表现态J、K与CP次态Q2nQ1nQ0nJ2K2CP2J1K1CP1J0K0CP0COQ2n+1Q1n+1Q0n+10000×1××01×100010010×11×1×1100100100×1××01×100110111×1×11×110100100×11××00×110003.作各J、K 和CP 函数的卡诺图，并进行化简。
由表9.3.1可直接看出CP0、CP2、K0、J1、K1和K2都为1，CO=Q2。
做出J0、J2和CP1的卡诺图,如图2所示，由卡诺图化简得J0=Q2 J2=Q1Q0 CP1=Q0图2 例1的激励函数和CP 函数卡诺图依据以上规律表达式画出规律图，如图3所示。
可控五进制计数器的设计与实现
综合设计性实验报告题目：可控五进制计数器的设计与实现学生姓名：**学号：************班级：电本0801指导教师：***学期：2010——2011第2学期摘要计数器是利用数字电路技术数出给定时间内所通过的脉冲数并显示计数结果的数电子仪器。
电子计数器是其他数字化仪器的基础。
在它的输入通道接入各种模-数变换器，再利用相应的换能器便可制成各种数字化仪器。
电子计数器的优点是测量精度高、量程宽、功能多、操作简单、测量速度快、直接显示数字，而且易于实现测量过程自动化，在工业生产和科学实验中得到广泛应用。
计数器是应用最多的时序逻辑电路，其主要特点是任一时刻的输出不仅取决于当时的输入，还取决于前一时刻的状态。
计数器可以用于对时钟信号的计数，同时可以实现分频，定时，产生节拍脉冲和脉冲序列。
本实验主要是针对其计数功能进行研究。
通过设计来实现可控的五进制计数。
关键字：卡诺图逻辑图计数器波形图1.引言电子计数器是一种多功能的电子测量仪器。
它利用电子学的方法测出一定时间内输入的脉冲数目，并将结果以数字形式显示出来。
可控五进制计数器是每五个脉冲信号向前进一位，且当控制端不同时产生的进位输出不同。
计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。
计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。
它主要的指标在于计数器的位数，常见的有3位和4位的。
数电实验五
实验五 计数器的设计 一、实验目的 熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。 二、实验仪器及器件 1.数电实验箱、万用表、示波器； 2.74LS73，74LS00，74LS08，74LS20； 三、实验预习 1.复习时序逻辑电路设计方法； 2.按实验内容设计逻辑电路画出逻辑图； 四、实验原理 本实验采用集成J-K 触发器74LS73 构成时序电路，其符号、 功能、特性方程和状态转换图见下图： 符号： J-K触发器功能表：
表达式： 状态转换图： 主从结构的J-K 触发器在结构上和制造工艺的要求尚还有缺点，使用时要求的工作条件较严格，负载能力也往往达不到理论值。在门电路中往往认为输入端悬空相当于接了高电平，在 短时间的试验期间不会出错。但在J-K触发器中，凡是要求接“1”的，一定要接入高电平，否则会出现错误的翻转。触发器的两个输出的负载过分悬殊，也会出现误翻。J-K 触发器的清零输入端在工作时一定要接高电平或连接到试验箱的清零端子。 下面简要的介绍时序逻辑电路的设计步骤，如下图所示：
五、实验内容 1.用JK触发器设计一个16进制异步计数器，用逻辑分析仪观察CP和各输出的波形： PROTEUS电路仿真： 实验观察结果： 2.用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出的波形： PROTEUS电路仿真：
实验观察结果： 3.用J-K触发器和门电路设计一个特殊的12进制同步计数器，其十进制的转换图为：
可得计数器状态转换图：
得出次态卡诺图：
故可求出每个触发器的状态方程，如下： 1011 1100 1010 1001 x x x 0001 0111 1000 0110 0101 0011 0100 0010 X 00
01
10 11
00 01 10 11 Q3nQ2n
Q1nQ0n 求得：
又有： 故得：
PROTEUS电路仿真： 实验观察结果： 4.考虑增加一个控制变量D，当D = 0 时，计数器按实验内容3方式(顺时针)运行，当D = 1 时，无论计数器当前处于什么状态，计数器按实验内容3的反方向(逆时针)运行； ①D=0时： J0=K0=D— J1=K1=D— Q0 J2=D— Q1Q0， K2=D— Q3Q1Q0 J3=D— Q2Q1Q0， K3=D— Q2 ②D=1时： 类同实验内容3的分析方法可得：
数字电子技术第五章习题答案
第五章同步时序电路习题答案： 5.1 解：n n Q X D Q ⊕==+1 n XQ Z =5.2 解：n XQ J 01= X K =1 X J =0 n XQ K 10=n n n n n n XQ XQ XQ Q XQQ 1011011+=+=+ n n n n n n XQ Q X Q XQ Q X Q 1001010+=+=+ n n Q XQ Z 10=5.3 解：n n n Q Q D Q 02010==+n n n n n n n Q Q Q Q Q Q D Q 010101111⊕=+==+ n n n n Q Q Q D Q 012212==+1/1 0/1 X 011 0/1 1/1 1/1 0/0n Q+n n Q Z初态为“1”nn Q Q 01X/ZX1+n Q 0+n Q ZX1+n Q 0+n Q Z “1”Q 212+n Q逻辑功能：可自启动的同步五进制加法计数器。
5.45.55.6 解：（1）当X 1X 2=“00”；初始状态为“00”时：112=+n Q 121==n Q J 1111==X J Kn n Q Q 111=+逻辑功能：电路实现2分频。
（2）当X 1X 2=“01”；初始状态为“00”时：n Q J 21= 1111==X J K n n n Q Q Q 1211=+n Q J 12= 1112==X Q K n n n n Q Q Q 1212=+ 逻辑功能： 电路实现3分频。
（3）当X 1X 2=“11”；初始状态为“00”时： n Q J 21= n Q X J K 2111==n n n n n n Q Q Q Q Q Q 2121211=+=+ n Q J 12= n n Q X Q K 1112== n n n n n n Q Q Q Q Q Q 1212112=+=+ 逻辑功能： 电路实现4分频。
Y 3 Y 2 Y 1 Y 0n n n Q Q Q J 1234= n Q K 14= n n Q Q J 143= n n Q Q K 123= n n n Q Q Q J 1342= n Q K 12= 111==K Jn n n n n n n Q Q Q Q Q Q Q 14123414+=+ n n n n n n n Q Q Q Q Q Q Q 31213413)(++=+ n n n n n n n Q Q Q Q Q Q Q 12123412)(++=+ 14+n QCP13+n Q 12+n Q 11+n QZn n Q Q 111=+n n n n Q Q Q Q Z 1234= 时序图：11+n Q12+n Q 11+n Q11+n Q12+n Q5.7 （1）（2）Q D 端输出是12分频，占空比是50%。
电子技术习题解答.第8章.触发器和时序逻辑电路及其应用习题解答
第8章 触发器和时序逻辑电路及其应用习题解答8.1 已知基本RS 触发器的两输入端D S 和D R 的波形如图8-33所示，试画出当基本RS 触发器初始状态分别为0和1两种情况下，输出端Ｑ的波形图。
图8-33 习题8.1图解：根据基本RS 触发器的真值表可得：初始状态为0和1两种情况下，Ｑ的输出波形分别如下图所示：习题8.1输出端Ｑ的波形图8.2 已知同步RS 触发器的初态为0，当S 、R 和CP 的波形如图8-34所示时，试画出输出端Ｑ的波形图。
图8-34 题8.2图解：根据同步RS 触发器的真值表可得：初始状态为0时，Ｑ的输出波形分别如下图所示：习题8.2输出端Ｑ的波形图8.3 已知主从JK触发器的输入端CP、J和K的波形如图8-35所示，试画出触发器初始状态分别为0时，输出端Ｑ的波形图。
图8-35 习题8.3图解：根据主从JK触发器的真值表可得：初始状态为0情况下，Ｑ的输出波形分别如下图所示：习题8.3输出端Ｑ的波形图8.4 已知各触发器和它的输入脉冲CP的波形如图8-36所示，当各触发器初始状态均为1时，试画出各触发器输出Ｑ端和Q端的波形。
图8-36 习题8.4图解：根据逻辑图及触发器的真值表或特性方程，且将驱动方程代入特性方程可得状态方程。
即：（a ）J ＝K ＝1；Ｑn ＋1＝n Ｑ，上升沿触发 （ｂ）J ＝K ＝1；Ｑn ＋1＝n Ｑ， 下降沿触发 （ｃ）K ＝0，J ＝1；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝1，上升沿触发 （ｄ）K ＝1，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０·Ｑn ＝n Ｑ，上升沿触发 （ｅ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，上升沿触发 （ｆ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，下降沿触发， 再根据边沿触发器的触发翻转时刻，可得当初始状态为1时，各个电路输出端Ｑ的波形分别如图（a ）、（b ）、（c ）、（d ）、（e ）和（f ）所示，其中具有计数功能的是：（a ）、（b ）、（d ）、（e ）和（f ）。
数字电子技术实验报告(学生版)
数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期实验项目 实验一 TTL 逻辑门电路 和组合逻辑电路一、实验目的1．掌握TTL “与非”门的逻辑功能.2．学会用“与非”门构成其他常用门电路的方法。
3．掌握组合逻辑电路的分析方法与测试方法。
4．学习组合逻辑电路的设计方法并用实验来验证.二、预习内容1．用74LS00验证“与非”门的逻辑功能Y 1=AB 2．用“与非"门(74LS00）构成其他常用门电路Y 2=A Y 3=A+B=B A Y 4=AB B AB A实验前画出Y 1——Y 4的逻辑电路图,并根据集成片的引脚排列分配好各引脚。
3.画出用“异或”门和“与非”门组成的全加器电路。
(参照实验指导书P 。
75 图3—2-2）并根据集成片的引脚排列分配好各引脚。
4．设计一个电动机报警信号电路.要求用“与非”门来构成逻辑电路。
设有三台电动机，A 、B 、C 。
今要求：⑴A 开机，则B 必须开机；⑵B 开机，则C 必须开机；⑶如果不同时满足上述条件，则必须发出报警信号。
实验前设计好电动机报警信号电路。
设开机为“1”,停机为“0”；报警为“1”，不报警为“0”。
(写出化简后的逻辑式，画出逻辑图及引脚分配)三、实验步骤1． 逻辑门的各输入端接逻辑开关输出插口,门的输出端接由发光二极管组成的显示插口。
逐个测试逻辑门Y 1-Y 4的逻辑功能，填入表1-1表1-12． 用74LS00和74LS86集成片按全加器线路接线，并测试逻辑功能。
将测试结果填入表 1—2.判断测试是否正确。
图中A i 、B i 为加数，C i —1为来自低位的进位；S i 为本位和,C i 为向高位的进位信号.表1—23.根据设计好的电动机报警信号电路用74LS00集成片按图接线，并经实验验证.将测试结果填入表1—3。
表1-3四、简答题1．Y4具有何种逻辑功能？2．在实际应用中若用74LS20来实现Y=AB时，多余的输入端应接高电平还是低电平? 3．在全加器电路中,当A i=0,S i＊=1，C i=1时C i—1=？数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期 实验项目 实验二 组合逻辑电路的设计一、实验目的1．掌握用3线- 8线译码器74LS138设计组合逻辑电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
长 沙 学 院 课程设计说明书
题目 同步五进制加法计数器 系(部) 电子与通信工程 专业(班级) 电气工程及其自动化 姓名 黄明发 学号 *********** 指导教师 瞿瞾 起止日期 5.21-5.25 电气工程及其自动化2班——************——数字电技术课程设计——黄明发——同步五进制加法计数器
第 1 页 共 9 页 数字电子技术课程设计任务书(5)
系（部）：电子与通信工程系 专业：电气工程及其自动化 指导教师：瞿 曌 课题名称 同步五进制加法计数器电路设计 设计内容及要求
试用触发器设计一个同步五进制加法计数器。应检查是否具有自启动能力。 设置一个复位按钮和一个启动按钮。 采用数码管显示计数器的数值。
设计工作量
1、系统整体设计； 2、系统设计及仿真； 3、在Multisim或同类型电路设计软件中进行仿真并进行演示； 4、提交一份完整的课程设计说明书，包括设计原理、仿真分析、调试过程，参考文献、设计总结等。
进度安排
起止日期（或时间量） 设计内容（或预期目标） 备注 第一天 课题介绍，答疑，收集材料 第二天 设计方案论证 第三天 进行具体设计 第四天 进行具体设计 第五天 编写设计说明书
教研室 意见 年 月 日 系（部）主管领导意见
年 月 日
长沙学院课程设计鉴定表 电气工程及其自动化2班——************——数字电技术课程设计——黄明发——同步五进制加法计数器
第 2 页 共 9 页 姓名 黄明发 学号 2010042213 专业 电气工程及其自动化 班级 2
设计题目 同步五进制加法计数器 指导教师 瞿瞾 指导教师意见：
评定等级： 教师签名： 日期： 答辩小组意见：
评定等级： 答辩小组长签名： 日期： 教研室意见：
教研室主任签名： 日期： 系（部）意见：
系主任签名： 日期： 说明 课程设计成绩分“优秀”、“良好”、“及格”、“不及格”四类； 电气工程及其自动化2班——************——数字电技术课程设计——黄明发——同步五进制加法计数器
第 3 页 共 9 页 目录 课程设计的目的 .................................................................................................................... 4 课程设计内容及要求 ............................................................................................................ 4 课程设计原理 ........................................................................................................................ 4 课程设计方案步骤 ................................................................................................................ 4 建立状态图 ........................................................................................................................................5 建立状态表 ........................................................................................................................................5 状态图化简、分配，建立卡诺图 ....................................................................................................5 确定状态方程以及激励方程 ............................................................................................................5 绘制逻辑图，检查自启动能力 ........................................................................................................6 绘制逻辑电路图并仿真 ....................................................................................................................6 观察时序电路逻辑分析仪，调节频率.............................................................................................6 课程设计的思考与疑问 ........................................................................................................ 7 课程设计总结 ........................................................................................................................ 8 参考文献 ................................................................................................................................ 8 电气工程及其自动化2班——************——数字电技术课程设计——黄明发——同步五进制加法计数器
第 4 页 共 9 页 课程设计的目的
其主要目的是通过本课程，培养、启发学生的创造性思维，进一步理解数字系统的概念，掌握小型数字系统的设计方法，掌握小型数字系统的组装和调试技术，掌握查阅有关资料的技能。 课程设计内容及要求 设计一个小型数字电子系统——同步五进制加法计数器电路。 试用触发器设计一个同步五进制加法计数器。 应检查是否具有自启动能力。 设置一个复位按钮和一个启动按钮。 采用数码管显示计数器的数值。 课程设计原理 计数器对时钟脉冲进行计数，每来一次上升沿时钟脉冲，计数器状态改变一次，每五个时钟脉冲完成
一个计数周期。原理图如A-1示，信号源同时接入三个D触发器（74LS74N）的，开关键1J作为启动按钮
和暂停按钮，开关键3J则作为复位键，即数据清零按钮。各驱动点210DDD由三个D触发器输出端Q的组合驱动。nnQQ10驱动触发器D0，nnQQ10驱动触发器D1，01QQ则驱动触发器D2。三个触发器的输出端都连接到数码管的接口上，信号源截一开关启动，PR端接一双键开关用来复位清零。
同步五进制加法计数器 图A-1 电气工程及其自动化2班——************——数字电技术课程设计——黄明发——同步五进制加法计数器
第 5 页 共 9 页 课程设计方案步骤
建立状态图 Q0Q1Q2 依据要求挥之状态图，如图A-2。
建立状态表 无进制计数器共有5个状态，需要3个触发器构成，按照状态图，写出加法计数器的状态表，如图A-3。 脉冲 现态 次态 CP nQ2 nQ1 0nQ 12nQ 11nQ 10n
Q
0 0 0 0 0 0 1 1 0 0 1 0 1 0 2 0 1 0 0 1 1 3 0 1 1 1 0 0 4 1 0 0 0 0 0 加法计数器状态表A-3 状态图化简、分配，建立卡诺图 根据状态图/表，绘制卡诺图，如表B-1~B-3 2Q
0D
01QQ
00 01 11 10
0 1 0 0 1 1 0 × × × D0的卡诺图B-1 2Q
1D
01QQ
00 01 11 10
0 0 1 0 1 1 0 × × × D1的卡诺图B-2 2Q
2D
01QQ
00 01 11 10
0 0 0 1 0 1 0 × × × D2的卡诺图B-3 电气工程及其自动化2班——************——数字电技术课程设计——黄明发——同步五进制加法计数器 第 6 页 共 9 页 确定状态方程以及激励方程
nnQQD100
=10nQ…………………………①
)(101nnQQD=11nQ……………………②
nnQQD012
=12nQ…………………………③
绘制逻辑图，检查自启动能力 三个触发器有823种情况，那么检验5、6、7是否能进入自启动的循环状态图中，将5、6、7的BCD码带入激励方程中，看能否进入循环圈内，分析如下： 5——101 代入方程 Q0=0 Q1=1 Q2=0 那么上升沿脉冲后为 010 6——110 代入方程 Q0=0 Q1=1 Q2=0 那么上升沿脉冲后为 010 7——111 代入方程 Q0=0 Q1=0 Q2=1 那么上升沿脉冲后为 100 由此可知，此计数器具有自启动功能，所以可以绘制逻辑电路图了；若是，代入激励方程后，不能进入循环状态图中，那么就得改变卡诺图中，取任意状态的5、6、7的状态值，重新书写激励方程，知道能够自启动为止。 绘制逻辑电路图并仿真 检查方案有自启动功能后，根据卡诺图绘制逻辑电路图，如图A-1示，依照逻辑电路图，连接仿真电路，连接好后，进行仿真，看能不能达到效果，若是能实现从0~4的循环有序递增的话，那么就算成功的完成了课程设计方案。否则，一切玩完，“game over”了，检查是否某个地方连接错误，或者是方案有问题，如果是，就得重新制定方案了。仿真效果图如图A-4
逻辑电路仿真图A-4