数电课程设计报告新编
数电课程设计报告
四人智力竞赛抢答器1、设计目的1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。
2.熟悉数字集成电路的设计和使用方法。
2、设计任务与要求（1）设计任务设计一台可供4名选手参加比赛的智力竞赛抢答器。
用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。
选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。
（2）设计要求1)4名选手编号为：1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
3)抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
4)抢答器具有定时（9秒）抢答的功能。
当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。
参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。
系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
6)可用石英晶体振荡器或者555定时器产生频率为1H z的脉冲信号，作为定时计数器的CP信号。
3、四人智力竞赛抢答器电路原理及设计电路主要由脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路和音响产生电路组成。
当有选手抢答时，首先锁存，阻止其他选手抢答，然后编码，再经4线7段译码器将数字显示在显示器上同时产生音响。
主持人宣布开始抢答时，倒计时电路启动由9计到0，如有选手抢答，倒计时停止。
数字电路课程设计报告精选3篇整理
让知识带有温度。
数字电路课程设计报告精选3篇整理数字电路课程设计报告精选3篇随着社会一步步向前进展，报告使用的频率越来越高，报告包含标题、正文、结尾等。
那么报告应当怎么写才合适呢？以下是我整理的数字电路课程设计报告，仅供参考，欢迎大家阅读。
数字电路课程设计报告1一、设计目的温度是日常生活中无时不在的物理量，温度的掌握在各个领域有着广泛乐观的意义。
如温室的温度掌握等。
另外随着数字电子技术的快速进展，将模拟电量转换成数字量输出的接口电路A/D转换器是现实世界中模拟信号向数字信号的桥梁。
在以往的A/D器件采样掌握设计中，多数是以单片机或CPU为掌握核心，虽然编程简洁，掌握敏捷，但缺点是掌握周期长，速度慢。
单片机的速度极大的限制了A/D高速性能的利用，而FPGA的时钟频率可高达100MHz以上。
本设计进行时序掌握、码制变换，具有开发周期短，敏捷性强，通用力量好，易于开发、扩展等优点。
二、设计的基本内容本次设计主要是基于FPGA+VHDL的温度掌握系统，可编程器件FPGA和硬件描述语言VHDL的使用使得数字电路的设计周期缩短、难度削减。
设计采纳模块化思路，包括四个模块FPGA掌握ADC0809模块、分频模块、数据传输模块、元件例化模块,再加以整合实现整个系统，达到温度掌握的目的。
基于FPGA的信号采集系统主要有：A/D转换器，FPGA，RS232第1页/共3页千里之行，始于足下。
通信。
A/D转换器对信号进行会采集，A/D内部集成了采样、保持电路，可有效的降低误差，削减外围电路的设计，降低系统的功耗。
A/D在接受到指令后进行采集，FPGA采集掌握模块首先将采集到的通过A/D转换城的数字信号引入FPGA，而后对数字信号送往算法实现单元进行处理，并存于FPGA内部RAM中。
1.试验设计指标及要求：1.1课题说明：在体育竞赛、时间精确测量等场合通常要求计时精度到1%秒（即10 ms）甚至更高的计时装置，数字秒表是一种精确的计时仪表，可以担当此任。
数电课程设计(血型遗传规律分析电路)报告精选全文完整版
可编辑修改精选全文完整版课程设计课程名称：数字电子技术设计题目：血型遗传分析电路院系：指导教师：专业：学号：姓名：年月日目录No table of contents entries found.第一章设计目的1.本实验设计的研究目的主要是帮助学生掌握组合逻辑电路的分析和计算方法，培养学习专业知识能力。
2.通过血型遗传规律分析电路的设计，使学生在查阅资料、设计方案、参数选择、电路制作、系统调试等方面得到训练，并使学生在电路设计方面具有进一步发挥的余地。
3.根据遗传学中血型遗传规律，设计一种血型遗传规律分析电路。
使用时，只要按钮输入一组父母的血型，仪器能立即显示出子女可能的血型第二章设计要求1、根据电路设计指标的要求，本次设计血型遗传规律分析电路考虑由常用的TTL集成电路设计，由译码电路、按钮控制输入电路、译码显示电路等组成，用探针作为显示指示灯，显示子女的可能的血型。
图1 血型遗传规律分析电路设计方框图方案：血型遗传规律分析电路由两片74LS138译码器，若干与非门完成；方案材料表序号元器件名称规格型号数量备注1 3,8线译码器74LS138D 22、方案要经济实惠，还要更加直观方便的实现电路的功能，元件尽量少，连线布置更简单，维修方便。
第三章总体方案本设计用两片74LS138 线译码器以及逻辑门设计了一种血型遗传分析电路，电路中用单刀双掷开关控制输入端的高低电平来表示父母的血型情况，用灯泡的亮灭代表子女的可能的血型。
实现了输入父母血型就可以实现子女可能血型的设计。
通过用multisim的逻辑电路的仿真成功完成了电路测试。
血型遗传规律分析电路总原理图如图所示：图2 血型遗传电路原理图其主要功能为实现血型遗传规律的电路设计，电路主要由单刀双掷开关、3,8线译码器、与非门、探针组成.其工作原理如下：AB 代表父亲血型，CD代表母亲血型，则一共有16种血型配对的可能，所以本实验采用两片74LS138（译码器）级联，可完成4输入16输出功能血型配对真值表如下：在电路设计上，我们从子女的血型可能性入手，设计输出六组信号，每一组代表在父母的血型影响下孩子可能出现的血型根据设计指标中提供的血型配对表格,可多得到以下结果：实验电路图中对应的 ProdeX1 代表——B型和O型。
数字电路课程设计报告
数字电路课程设计报告1. 引言数字电路课程设计是电子信息类专业中的一门重要课程，通过该课程的学习，可以深入了解数字电路设计的原理和方法。
本报告旨在总结和展示数字电路课程设计的过程和成果。
2. 设计目标本次数字电路课程设计的目标是设计一个简单的计算器电路，能够实现加法和减法运算。
具体要求如下：1.采用组合逻辑电路设计，不使用任何存储器元件。
2.输入端包括两个4位二进制数，输出端包括一个4位二进制数和一个进位信号。
3.采用基本门电路实现加法和减法运算，例如AND、OR、XOR等。
4.设计合理的测试用例，验证计算器电路的正确性。
3. 设计思路3.1 加法器设计思路加法器是计算器电路中最基本的模块之一。
我们采用全加器的设计思路来实现加法器。
全加器的真值表如下： | A | B | Cin | Sum | Cout | |—|—|—–|—–|——| | 0 | 0 | 0 | 0 | 0 | | 0 | 0 | 1 | 1 | 0 | | 0 | 1 | 0 | 1 | 0 | | 0 | 1 | 1 | 0 | 1 | | 1 | 0 | 0 | 1 |0 | | 1 | 0 | 1 | 0 | 1 | | 1 | 1 | 0 | 0 | 1 | | 1 | 1 | 1 |1 | 1 |由于需要实现4位二进制数的加法，我们将采用4个全加器进行级联来实现。
3.2 减法器设计思路减法运算可以转换为加法运算来实现。
我们可以使用补码的方式实现减法器。
补码的求法为：先对减数取反（按位取反），然后加1。
将减法运算转换为加法运算后，实质上是将被减数加上减数的补码进行运算。
4. 数字电路设计4.1 加法器电路设计我们采用逻辑门电路实现全加器。
以下是全加器的电路设计图：全加器电路设计图全加器电路设计图4.2 减法器电路设计为了实现减法器，我们需要对输入的B进行取反操作，并且在B的最低位输入一个常数值1。
以下是减法器的电路设计图：减法器电路设计图减法器电路设计图5. 性能评估为了验证设计的正确性和稳定性，我们设计了一系列的测试用例对计算器电路进行测试。
数电课程设计
数电课程设计
（最新版）
目录
1.数电课程设计的概念和意义
2.数电课程设计的主要内容
3.数电课程设计的流程和方法
4.数电课程设计的实践案例
5.数电课程设计的注意事项
正文
数电课程设计是数字电路课程的重要组成部分，它将理论知识与实际应用相结合，有助于学生更好地理解和掌握数字电路的基本原理和实际应用。
一、数电课程设计的概念和意义
数电课程设计，即数字电路课程设计，是指学生在教师的指导下，根据课程要求，设计并实现数字电路的过程。
这个过程可以帮助学生将理论知识应用于实际问题，提高学生的实际工程能力。
二、数电课程设计的主要内容
数电课程设计的主要内容包括：数字逻辑门电路、组合逻辑电路、时序逻辑电路、触发器、寄存器、计数器和时钟电路等。
三、数电课程设计的流程和方法
数电课程设计的基本流程包括：确定设计目标、选择设计方案、绘制电路图、编写程序代码、仿真测试和调试优化。
设计方法主要有：硬件描述语言（HDL）设计、原理图设计、布图设计、电路模拟和仿真等。
四、数电课程设计的实践案例
例如，设计一个 4 位二进制计数器，需要使用触发器、寄存器和计数器等电路，通过编写程序代码，实现计数器的功能。
五、数电课程设计的注意事项
在设计过程中，需要注意以下几点：
1.确保设计方案的正确性和可行性。
2.注意电路的稳定性和可靠性。
3.遵循设计规范和标准。
4.注重程序代码的可读性和可维护性。
5.及时进行调试和优化，以提高电路的性能。
数字电子技术课程设计报告
数字电子技术课程设计报告一、设计目的和任务：本设计项目旨在设计一个数字钟，能够显示当前时间，并具备时间设置功能。
主要任务包括：设计数字时钟的电路原理图、PCB布局，选取合适的数码管和时钟芯片，完成数字时钟的硬件组装和软件编程。
二、设计原理和方案：1.数码管原理：数码管是一种显示设备，由8段共阳极(或共阴极)、7段共阴极(或共阳极)的LED组成。
每个LED可以独立控制亮灭，通过对应的引脚控制可以达到显示不同数字的效果。
2.时钟芯片原理：时钟芯片是一种集成电路，能够提供精确的时间信号。
通过和微处理器或微控制器的连接，可以实现对时间的读取和设置功能。
本设计方案采用四位共阴极的数码管显示当前时间，以及四个按键实现时间设置功能。
时钟芯片选用DS1302，它具备低功耗、抗干扰和精准计时等特点，通过SPI接口连接到单片机。
三、硬件设计：1.数码管显示电路：将四位共阴极数码管的8个段接口分别连接到单片机的GPIO口，通过控制GPIO口的电平变化，实现数码管显示0-9的数字。
2.时钟芯片连接电路：将DS1302的SCK、RST和DAT引脚分别接到单片机的SPI接口的对应引脚，以实现单片机和时钟芯片之间的信息交换。
3.按键电路：设计四个按键实现时间设置功能，通过连接到单片机的GPIO口，通过检测按键的状态变化来触发相应的时间设置操作。
四、软件设计：1.时钟初始化：在程序启动时，先进行时钟芯片的初始化，设置年月日时分秒的初始值。
2.读取时间：通过SPI接口读取时钟芯片的时间信息，包括年月日时分秒。
3.显示时间：将读取到的时间信息转换成相应的数字，通过控制数码管的GPIO口实现数字的显示。
4.时间设置：通过检测按键的状态变化，触发相应的时间设置操作，将设置的年月日时分秒信息写入到时钟芯片中。
五、结果和分析：经过硬件组装和软件编程，实现了数字时钟的设计。
通过按键可以设置时钟的年月日时分秒信息，数码管能够准确地显示当前时间。
数字电子技术课程设计报告
数字电子技术课程设计报告题目：数字显示计时报警器班级：姓名：指导老师：组号：第六组目录一、课程设计的目的————————————————————1 二、设计要求———————————————————————1 三、方案设计与论证-------------------------------------------------------- 1四、设计原理与原理框图4.1设计原理————————————————————---24.2原理框图—————————————————————-2 五、数字显示计时报警器结构5.1外部10s脉冲CP电路----------------------------- 25.2D触发器构成的10秒显示灯------------------------ 35.3计时电路数码管显示——————————————-——45.4改变报警时间电路———————————————-——5 六、电路板焊接————————————————————-—-5 七、实验遇到的问题及解决方案————————————-——-5 八、设计结果——————————————————————--6 九、最后总结——————————————————————--6 十、主要参考资料——————————————————-——-6 十一、附录11.1电路仿真图——————————————————--- 611.2电路 AD—SCHDoc 画图----------------------------- 711.3电路PCBDoc画图---------------------------------- 811.4实物图—————————————————— ------ 9十二、操作步骤------------------------------------------ 10十三、元件清单------------------------------------------ 11一、课程设计的目的（1）掌握数字计时显示的原理。
数字电路课程设计报告2
彩灯闪烁电路的设计一、设计任务和指标要求．1、设计时间：2011.1.10~2011.1.142、地点：I4023、课程设计题目：彩灯闪烁电路的设计4、指标要求：彩灯闪烁电路要求能对4个彩灯进行按要求闪烁，其彩灯闪烁的顺序是：（1）开始四个灯全亮；（2）依次灭，4秒后全灭；（3）彩灯在4秒中闪烁4次；（4）依次亮，4秒后全亮；（5）彩灯在4秒中闪烁4次；（6）回到第（2）状态。
（选作）对8个灯进行有规律循环的控制。
不同的学生可以对彩灯闪烁的状态进行自己的循环规律的设计，并且可以自己设定彩灯循环和闪烁的时间。
对于有能力的同学可以选作扩展功能。
二、设计框图及整体概述本次设计通过一个74LS90对脉冲进行计数，接成一个五进制的计数器，4秒记一次数。
然后通过一个74LS138译码器来控制移位寄存器移位和置数，从而来控制四个灯在每个周期中买一秒中的亮与灭。
以这个设计思想来完成此次的课程设计。
1、设计思想控制系统分为三个模块，分别是一74LS90芯片为中心的计数模块，二以74LS为中心的译码电路，三是以74LS194为中心的移位控制为中心。
（1）对设计要求的分析，列出真值表入下表1所示表1、设计要求的逻辑分析表（2）计数控制由表1观察计数器的功能为五进制循环计数器。
根据计数器的功能表，对其进行线路连接的所要的功能，根据设计要求，设计可以分为五个状态，所以把计数器设计成5进制的计数器，计数单位为四秒。
计数器74LS的功能表如下表2所示。
图（1）计数器循环的图五进制由功能表可以设计五进制计数器如下图（1）所示。
有功能表中可以看到，当R0（1）和R0（2）同时为“1”，S9(1)为“0”时可以实现异步置零，所以结成五进制的计数器，它包含的状态有：0000、0001、0010、0100、0101，有一个瞬态0110，当道0110是由于反馈的作用，实现异步清零的五进制的循环计数器。
图（2）五进制计数器设计（3）译码电路译码功能由74LS138实现，其功能表如下表3所示，各个引脚的功能如图（2）所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数电课程设计报告新编 IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】《基于FPGA的洗衣机电机正反转控制器》学院：信息与控制工程学院专业：电子信息工程班级：姓名：学号：2014年7月目录1.设计任务与要求 (1)2.设计思路 (1)3.设计原理及方案 (2)4.总结与讨论 (14)一、设计任务及要求：1．控制洗衣机的电机作如下周期性运转，正转4S――暂停2S――反转4S――暂停2S，用8位七段数码管显示自己学号的后四位（显示在从左边数第一个到第四个数码管上）、定时时间（两位，单位：分钟，显示在第五个和第六个数码管上）,剩余时间（两位，单位：分钟，显示在第七个和第八个数码管上2．洗衣机控制器的工作过程为：(1)上电后显示自己学号的后四位，在运行中不变；初始洗涤时间为10分钟，在开始前可用S1和S2按键设置总的工作时间，确定洗衣机控制器定时工作时间。
(按下并松开S1定时时间增加一分钟，按下并松开S2定时时间减少一分钟，时间范围为：00~30分钟)(2)设定好定时时间后，按下并松开S3(按下时S3=0，松开时S3=1)，启动控制器，整个系统开始运行；再次按下并松开S3，停止运行；再次按下并松开S3继续运行；按下并松开S4则回到上电初始状态。
其他两个按键不起作用。
到达定时时间后，停止运行，按下并松开S4则回到初始状态，在运行中要显示定时时间和剩余工作时间，当剩余时间为0时，要显示“End”。
在工作过程中用三个LED指示灯指示电机工作状态，正转D1灯亮，反转D2灯亮，暂停D3灯亮，如此反复直至工作时间为0停止(三个LED灯都不亮)。
系统总体框图如下：二、设计思路为了便于计时，首先把1000Hz的外部时钟分频为1Hz。
正转时间设为4s，反转设为4s，暂停设为2s，令洗衣机按照正转4s、暂停2s、反转4s、暂停2s的顺序进行旋转，周期恰好为10秒，而定时时间单位为分钟，因此需要设计分钟计数器和秒计数器。
开发板提供的时钟信号CP频率为1000Hz，应该设计一分频器得到1Hz的时钟信号作为时间计数脉冲。
设计中七段数码管采用动态扫描的方式显示，扫描需要一个比较高频率的信号，本次设计选用1000HZ。
为了得到1000Hz信号，必须对输入的时钟信号50MHZ进行分频。
显示模块共用10个管脚，其中7个用于连接8个数码管的七段LED，还有3个管脚用于选择点亮哪个数码管，每隔很短的一段时间8个数码管交替点亮，依次循环，动态显示，由于人眼的视觉残留，可以观察到连续的测量计数器的计数值。
其原理框图如图所示：本系统采用层次化、模块化的设计方法，设计顺序为自下向上。
首先实现系统框图中的各子模块，然后由顶层模块调用各子模块（既可以采用原理图，也可以采用Verilog HDL语言）来完成整个系统。
三、设计原理及方案1.洗衣机点击正反转控制器的设计由由分频模块，模八计数器模块，s1s2s3s4控制电路模块，32位信号产生模块，数据选择器模块，数码管显示模块组成。
FPGA接收命令，控制洗衣机的正转、反转、停机和定时时间为0时显示End的工作状态。
对FPGA芯片的编程采用模块化的Verilog HDL (硬件描述语言)进行设计。
顶层使用原理图实现，底层由Verilog HDL语句实现。
(1)总体框图(2)功能实现2.分频器50MHz到1KHz本模块实现对50MHz到1KHz的分频，1KHz的信号为模八计数器提供时钟信号。
(1)源程序module lrfenpinqi50M(clk_50M,clk_1000);input clk_50M;output clk_1000;reg clk_1000;reg [15:0]cnt;always@(posedge clk_50M)beginif(cnt==16'd24999)beginclk_1000<=~clk_1000;cnt<=0;endelsecnt<=cnt+1;endendmoduleendmodule(2)元器件(3)功能仿真3.分频器1KHz到1Hz本模块实现对1KHz到1Hz的分频，1KHz的信号为s1s2s3s4控制电路提供时钟信号。
(1)源程序module lrfenpinqi1000(clk_1000,clk_1);input clk_1000;output clk_1;reg clk_1;reg [15:0]cnt;always@(posedge clk_1000)beginif(cnt==16'd499)beginclk_1<=~clk_1;cnt<=0;endelsecnt<=cnt+1;endendmodule(2)元器件(3)功能仿真4.模八计数器本模块实现显示数码管的动态扫描。
如果采用静态显示，则需要56根线实现，动态则只需要10根。
其输出还作为数据选择器的SEL端输入。
(1)源程序module lrjishuqi(cp,q);input cp;output q;reg [2:0]q;always@(posedge cp)beginif(q==3'd7)q<=0;else if(q==0||q>0)q<=q+1;endendmodule(2)元器件(3)功能仿真控制电路本模块实现时间加减，开始和复位的功能并且通过本模块来控制D1,D2,D3三个灯的循环产生，本模块还输出8位信号作为下一模块设置时间和剩余时间的输入。
(1)源程序module s1s2s3s4(clk,s1,s2,s3,s4,m_settime,m_left,d1,d2,d3); input clk;input s1,s2,s3,s4;output [4:0]m_left;output [4:0]m_settime;output d1,d2,d3;reg [5:0]s_out;reg [4:0]m_out;reg [4:0]m_left;reg [4:0]m_up;reg [4:0]m_down;reg [4:0]m_settime;reg str;reg d1,d2,d3;reg [3:0]i;reg stop;always@(posedge clk or negedge s4)beginif(!s4)begins_out<=0;m_out<=0;i<=0;d1<=0;d2<=0;d3<=0;stop<=0;endelse if(m_left==0)begini<=14;d1<=0;d2<=0;d3<=0;stop<=1;endelse if(str&&!stop)beginif(i<4&&i>=0)begini<=i+1;d1<=1;d3<=0;endif(i<6&&i>=4)begini<=i+1;d1<=0;d3<=1;endif(i<10&&i>=6)begini<=i+1;d3<=0;d2<=1;endif(i==10)begini<=i+1;d2<=0;d3<=1;endif(i==11)i<=0;if(i>12)d1<=0;if(s_out!=6'd59)s_out<=s_out+1;elsebegins_out<=0;m_out<=m_out+1;endendendalways@(posedge s1 or negedge s4) beginif(!s4)m_up<=0;else if(!str)m_up<=m_up+5'd1;endalways@(posedge s2 or negedge s4) beginif(!s4)m_down<=0;else if(!str)m_down<=m_down-5'd1;endalways@(posedge s3 or negedge s4)beginif(!s4)str<=0;else if(str==1)str<=0;else if(str==0)str<=1;endalways@( s1 or s2 or s4)beginm_settime<=5'd10+m_up+m_down;endalways@(clk or s3 or s4)beginm_left=m_settime-m_out;endendmodule(2)元器件(3)功能仿真5. 32位信号产生电路本模块长生32位信号实现显示学号和设置时间、剩余时间的功能。
(1)源程序module xinhao32(settime,lefttime,s1,s2,s3,s4,s5,s6,s7,s8); output [3:0]s1,s2,s3,s4,s5,s6,s7,s8;input [4:0]lefttime,settime;reg [3:0]s1,s2,s3,s4,s5,s6,s7,s8;always@(settime or lefttime)begins1=4'h2;s2=4'h2;s3=4'h0;s4=4'h3;if(lefttime==0)begins5=4'hd;s6=4'ha;s7=4'hb;s8=4'hc;endelsebegins5=settime/10;s6=settime%10;s7=lefttime/10;s8=lefttime%10;endendendmodule(2)元器件(3)功能仿真6.数据选择器通过本模块将四个八位信号分别选到译码器的输入端。
(1)源程序module lrshujuxuanze(in0,in1,in2,in3,in4,in5,in6,in7,sel,out); input[3:0]in0,in1,in2,in3,in4,in5,in6,in7;input[2:0]sel;output[3:0]out;reg[3:0]out;always@( in0 or in1 or in2 or in3 or in4 or in5 or in6 or in7 or sel) begincase(sel)3'd0:out=in0;3'd1:out=in1;3'd2:out=in2;3'd3:out=in3;3'd4:out=in4;3'd5:out=in5;3'd6:out=in6;3'd7:out=in7;endcaseendendmodule(2)元器件(3)功能实现7.译码电路本模块将数据选择器的4位输出信号译码为7位信号作为数码管的显示。